网络视频监控系统设计 [基于FPGA的低成本网络视频监控系统设计]

　　摘要:本文介绍了一种基于FPGA和视频采集芯片OV9650嵌入式视频采集与处理系统的设计过程。在系统中,关键的DCT运算算法选取了适合实际需要的当前业界内运算速度最快的算法,而FPGA上VHDL程序功能的模块化和可复用性可以提高设计效率,同时有效的控制了成本。
　　关键词: FPGA 监控 视频处理
　　中图分类号: 文献标识码:A文章编号:1007-9416(2010)05-0000-00
　　
　　1 引言
　　实时的、高品质的图像和视频信息是许多决策者和科技人员获得动感和感性认识的源泉。而如今,网络技术已经发展得非常成熟,通过网络实现远程监控是视频采集技术的一个发展趋势。使用FPGA嵌入式系统实现视频图像采集,然后通过网络传输图像数据更是其中的热点。系统将设备采集到的数据通过网络传送到视频服务器或视频监控中心的数据库中,从而实现嵌入式系统利用Intemet技术实现低成本网络互联、信息沟通。
　　数字化视频采集与处理系统是嵌入式系统的典型应用,涉及嵌入式系统技术和视频图像信息的编码技术。为了提高系统的视频图像质量与通用性,国际通信联盟(ITU)为视频图像信息的压缩编码制定了很多标准,新的编码技术被迅速应用到图像与视频压缩上。其中,JPEG是目前最常用的图像压缩格式之一,广泛应用于图像信息的传递与存储领域;H.263和H.264是目前常用的视频压缩标准,可以在窄带信道上传递流畅的视频影像,但其运算量很大,在要求不高的情况下,我可以就应用JPEG格式进行图像压缩和传输。
　　在视频采集与处理系统中,FPGA最大的特点是结构灵活,有较强的通信性,适于模块化设计,从而能够提高算法效率。同时,其开发周期较短,系统易于维护和扩展,适合于实时信号处理。这是因为,实时信号处理中,低层的信号预处理算法处理的数据量大,对处理速度的要求高,但运算结构相对比较简单,适于用FPGA进行硬件实现,这样能同时兼顾速度及灵活性。
　　
　　2系统硬件设计
　　2.1双处理系统
　　 高层视频压缩处理算法的特点是所处理的数据量较低层算法少,但算法的控制结构复杂,适于用运算速度高、寻址方式灵活、通信机制强大的专用视频芯片来实现。FPGA芯片与专用视频芯片相比,由于其结构上的优势,更适合完成并行处理、重复性强、速度要求高的数字信号处理运算,而专用视频芯片更适合完成串行顺序处理。设计中的专用视频芯片主要用于运算部分,FPGA主要完成逻辑控制。
　　因此,本设计的视频采集与处理系统采用了双处理器结构,关键的DCT运算的算法选取了适合实际需要的当前业界内运算速度最快的算法。FPGA采用了上VHDL程序功能的模块化和可复用性,可以提高设计效率,从而得到可靠而优化的设计。
　　双处理系统如图1所示,它以专用视频芯片OV9650和可编程逻辑器件FPGA(Altera Cyclone IIIEP3C25)为核心。
　　FPGA通过与OV9650图像模块的连接,读取图像数据后通过同步SRAM接口存储在外部部高速SRAM中,然后还可以由UART模块,或RTL8019模块把已经存储的图像数据发送到PC机,最后PC机上的接收程序将显示接收的图像。通过调试板上的按键可以选择采集图像、地址复位、串口发送、网口发送这几种功能。
　　2.2视频采集模块
　　OV9650美国豪杰公司生产的一款彩色分辨率可达SXGA 级别(130万像素)CMOS图像传感器,它的片内集成了色彩信号处理器。这种CMOS图像传感器与色彩信号处理器集成到一个芯片内部的技术降低了功耗,而且减小了体积。
　　OV9650基于CMOS工艺,使用有源像素传感器,与传统的CCD传感器相比有很多不同点。CMOS技术的最大优点是每一个像素单元可以集成一个或多个晶体管,这样就具有了低功耗和小型化的优点,非常适用于手持设备应用,可以降低系统功耗、体积,提高电池效率。它的高度集成性大大简化了图像应用系统的设计。
　　OV9650能够直接输出YCbCr422/YUV422格式的数字图像的特性,大大方便了用户的使用。传统的图像采集系统都是使用模拟图像采集器,然后经过躲的模数转换,不仅造价高,而且也大大增加了产品的体积。使用OV9650可以直接得到图像的数字信号,简化了开发的工作,又提高了系统的性能。
　　OV9650不仅体积小,功耗低,而且接口也很简单,连接线的形状可以根据用户的需要进行定制,使用起来十分方便。由于OV9650采集的数字信号格式为YCbCr或YUV,而VGA显示器需要的是RGB分量信号,所以如果想把OV9650采集的图像直接显示在VGA显示器上,就需要进行YCbCr或YUV到RGB的颜色空间转换YCbCr和YUV是基于亮度与色差的颜色空间RGB则是基于红绿蓝三基色的颜色空间。它们之间的转换有理论公式:
　　实现8位字长的YUV到RGB转换,为了实现高速转换和宽度扩展简化了理论公式:
　　其中,0.194倍的U分量用查表的方法得到,0.5倍V则直接用右移一位来实现,经过这样的简化后,整个转换可以在两个时钟完成,经过测试转换效果比较理想。
　　2.2网络传输模块
　　利用Altera Cyclone III及SOC Builder,我们可以快速的建立网络传输模块,在Nios II软件开发环境IDE下进行网络传输软件的开发。在本系统中,需要加载µC/OS―II操作系统和LWIP网络协议栈。Nios II软件开发环境IDE非常简单、方便,只需要在创建工程时勾上相应的选项即可。
　　
　　3 系统软件设计
　　3.1 视频数据采集控制器的设计
　　FPGA上VHDL程序功能的模块化和可复用性可以提高设计效率,得到可靠而优化的。设计FPGA内含丰富的时钟源,提供多种时钟,同时提供行、场等视频同步信号FPGA控制模块还根据后向控制流,为音频编码模块提供多路帧同步信号。
　　系统中的图像采集是通过CMOS图像采集芯片OV9650来实现的,要将OV9650所采集的数字图像数据先存储在SDRAM中,以备后续的LCD显示和JPEG压缩使用。将芯片输出的图像数据信号存储到SDRAM中就需要一个高速的接口电路,将这部分接口电路做成一个可复用的模块,集成在可编程逻辑器件内部,在这里称其为高速图像采集模块。高速图像采集模块提供的标准接口,可以供可编程逻辑内部集成的其他模块使用。
　　3.2 视频数据压缩处理
　　由于视频数据量非常大,而网络的带宽是有限的所以,需要对视频图像进行压缩。
　　JPEG压缩的基本系统是基于DCT和VLC的编码系统,首先将彩色图像转换到YUV颜色空间,YUV每一个分量对应一张灰度图,这里使用YUV 4:1:1的编码方式,即四个亮度Y对应一对色度U、V(这是针对人眼对亮度比对色度更敏感的生理特性,而采取的减少数据量的方法),这使得原始图像的数据减少了一半。
　　(1)定点快速DCT
　　N×N二维离散余弦变换的数学定义如下:
　　这里 为像素域的空间坐标,为变换域的坐标。
　　JPEG标准还规定了DCT的输入使用9位,输出DCT系数是12位,范围是[-2048,2047]。在JPEG图像压缩过程中,频繁使用DCT变换。对一幅CIF分辨率的彩色图像进行JPEG压缩需要的DCT变换次数是:352÷8×288÷8×2=3168次。如果不使用快速算法,每一个DCT运算要进行8×64×2=1024次浮点乘法,整幅CIF图像需要3168×1024=3244032次浮点乘法,运算量非常庞大。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文 　　对DCT运算的简化从两方面入手:首先按照与FFT类似的蝶算方法,考虑到运算中的对称性,减少乘法次数;然后使用定点整数运算代替浮点运算。改进以后,一次DCT 只需要80次定点乘法,减少到原来的8%,大大提高了压缩编码效率。
　　 (2)查表量化。
　　在JPEG的压缩流程中紧跟着DCT的一步操作就是量化,要使用刚计算的8×8DCT系数除以8×8的量化系数矩阵。由于ARM720T处理器核心不包括除法指令,所以这部分操作要通过调用软件除法函数完成。为了进一步提高系统处理速度,我们使用查表的方法来完成量化操作。在系统运行初期,根据选定的量化系数矩阵生成4096~64字节的量化表,以后的量化操作就变成了查表操作。经过实际测试,查表量化使压缩编码的性能大约提高了20%。在整个压缩过程中使用了多个常量表,即亮度量化系数矩阵、色度量化系数矩阵、Huffman编码表等,这些数据连同JPEG压缩方式、图像分辨率等信息存储于JPEG文件头中。对于分辨率相同的图像如果使用相同的编码常量数据,它们的JPEG文件头就是相同的在实际应用中,嵌入式处理器从OV9650获取图像信息后,执行JPEG压缩程序,压缩后的JPEG文件通过公共电话线路传递到监控主机端。由于系统采用相同的图像分辨率和常量表,所以文件头都相同,为了减少传输数据量,不传送文件头,文件头在监控主机端由软件自动添加。
　　而JPEG图像文件的解压缩是在PC上调用系统函数实现的,因为JPEG的压缩与解压缩基本对称,所以也可以在本设计的硬件平台上实现JPEG的解压缩。
　　
　　4 结语
　　本文介绍了开发基于FPGA与视频芯片OV9650实现嵌入式视频采集与处理的设计过程。利用双核心处理的特点和优点提高视频采集处理系统的应用性能及范围。在系统中,关键的DCT运算的算法根据需要进行了简化,而FPGA上VHDL程序功能的模块化和可复用性可以提高设计效率,并且有效的控制了成本。
　　
　　参考文献
　　[1] 刘富.字视频监控系统开发与应用.北京:机械工业出版社,2003.
　　[2] 王建,李方伟.视频监控系统的现状和发展趋势.单片机与嵌入式系统应用,2006,(7):25―27.
　　[3] 罗苑棠.CPLD/FPGA常用模块与综合系统设计实例精讲.北京:电子工业出版社,2007.
　　[4] 徐光辉,程东旭,黄如等.于FPGA的嵌入式开发与应用.北京:电子工业出版社,2006.
　　
　　作者简介:徐�(di 全拼可打出)(1975―),男,汉族,讲师,硕士,安徽寿县人,蚌埠坦克学院实验中心.研究方向:虚拟仪器智能仪表可编程逻辑器件.
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文