[基于QFP64封装的串扰分析]时域分析无码间串扰

　　摘要:电子系统中封装的信号完整性问题越来越明显。针对一种标准的QFP64引线框架,采用商用电磁场软件Q3D完成了封装模型的建立和寄生参数提取,并利用HSPICE完成封装的串扰分析。结果表明,离干扰源越近,所受到的串扰影响就越大。
　　关键词:集成电路封装;QFP;寄生效应
　　
　　Crosstalk Analysis based on 64-Lead Quad Flat Package
　　
　　WANG Honghui 1,2,SUN Haiyan1
　　 (1. Southeast University, Nanjing 210096, China;
　　2. Nantong Fujitsu Microelectronics Co., Ltd., Nantong 226006, China)
　　
　　Abstract:Signal integrity issues are becoming more and more important in the package design of electronic systems.?Based on a standard 64-Lead Quad Flat Package, commercial electromagnetic analysis software Q3D was used to create package model and extract parasitic parameters. The simulation results showed that the pin near to the active received higher crosstalk.
　　Key words: integrated circuit package;QFP;parasitic effects
　　
　　1引言
　　
　　近年来,集成电路设计和制造技术的进步以及无线网络的兴起,使得电路系统朝着高速度、高密度、低工作电压的方向发展,时钟频率达到GHz,甚至更高。芯片工作速度的增加,使得封装结构中电容与电感寄生耦合效应迅速增加,一些原本被忽略的电气效应已经开始影响电路的正常工作,因此需要对封装结构进行建模、仿真,来保证信号的传输质量[1-2]。
　　
　　QFP(Quad Flat Pack)引线框架封装形式采用低成本的塑料封装技术,引脚之间距离很小,引脚很细,数量通常在32-304左右,适用于大规模或超大规模高频/高速集成电路封装。图1为某一标准的QFP64引线框架结构示意图,理想情况下,框架引脚能够将信号完整地从印刷电路板(PCB)传输到集成电路芯片上,但高频信号在通道上传输时,会发生传输延迟(Propagation Delay)、反射(Reflect)、串扰(Crosstalk)等信号完整性问题,引脚的寄生效应会随着芯片工作频率的提高而越来越大,从而恶化器件的性能,严重者导致封装失效。
　　
　　本文针对一种标准的QFP64封装结构,采用商用电磁场软件Q3D进行封装建模,并提取封装引脚的寄生参数,最后利用HSPICE工具完成串扰仿真的过程,为电路设计人员提供了参考[3-5]。
　　
　　2封装建模与参数提取
　　
　　在高频/高速集成电路封装中,信号传输的实质是电磁场能量的传输过程,一般情况下,若信号通道的物理长度小于输入信号波长的十分之一,封装模型可以表示为集总参数模型;反之,需要建立传输线模型。图2为QFP64的3D封装模型示意图(取整个封装模型的四分之一),芯片焊盘通过绑定线与引线框架的内引脚相连,封装信号通道由框架引脚及绑定线组成。其中引脚外侧宽度为0.2 mm,外侧间距为0.3 mm,绑定线直径为0.025 mm,引线框架和绑定线的材料分别定义为铜和金。本文假设图2中S1信号通道的工作频率为1 GHz,通道总长为12 mm,小于工作波长的十分之一,因此可利用Q3D软件完成QFP64封装的RLC集总参数的提取。选取S1作为高频信号通道,且在S1周围另取S2、S3、S4 三条信号通道一起进行仿真,每个信号通道定义为一个net,设置信号的输入、输出端口,定义net的两个端面为source和sink,设置网格和1 GHz求解频率,最终完成Q3D封装模型的建立。表1为Q3D仿真后提取的S1 ~ S4信号通道的RLC寄生参数值。
　　
　　3QFP64封装串扰分析
　　
　　串扰产生的主要原因是信号在一条通道上传输时,由于通道之间存在耦合电感及耦合电容,使得邻近信号线上出现电压波动现象。为了对图2所示的封装模型进行串扰分析,将表2提取出的电学参数转化成SPICE等效电路。下面是转化的SPICE等效电路网表:
　　 .subckt QFP64 1 2 3 4 5 6 7 8
　　 XZhalf1 1 2 3 4 9 10 11 12 QFP64_half
　　 XY1 9 10 11 12 QFP64_parlel
　　 XZhalf2 9 10 11 12 5 6 7 8 QFP64_half
　　
　　 .subckt QFP64_half 1 2 3 4 5 6 7 8
　　 V1 1 9 dc 0.0
　　 V2 2 10 dc 0.0
　　 V3 3 11 dc 0.0
　　 V4 4 12 dc 0.0
　　 R1 9 13 0.13751305
　　 R2 10 14 0.13774097
　　 R3 11 15 0.14145661
　　 R4 12 16 0.14011357
　　 F1_2 13 9 V2 0.0550716
　　 F1_3 13 9 V3 0.00773066
　　 F1_4 13 9 V4 -0.00391029
　　 F2_1 14 10 V1 0.0549805
　　 F2_3 14 10 V3 0.052904
　　 F2_4 14 10 V4 0.00982513
　　 F3_1 15 11 V1 0.00751515
　　 F3_2 15 11 V2 0.0515144
　　 F3_4 15 11 V4 0.0431618
　　 F4_1 16 12 V1 -0.00383771
　　 F4_2 16 12 V2 0.00965875
　　 F4_3 16 12 V3 0.0435755
　　 L1 13 5 3.6263985e-009
　　 L2 14 6 3.3562496e-009
　　 L3 15 7 3.1569579e-009
　　 L4 16 8 2.975746e-009
　　 K1_2 L1 L2 0.582365
　　 K1_3 L1 L3 0.422938
　　 K1_4 L1 L4 0.327607
　　 K2_3 L2 L3 0.556648
　　 K2_4 L2 L4 0.401825
　　 K3_4 L3 L4 0.534619
　　 .ends QFP64_half
　　
　　 .subckt QFP64_parlel 1 2 3 4
　　 C1_0 1 0 6.7986871e-013
　　 C1_2 1 2 4.3579739e-013
　　 C1_3 1 3 5.6077684e-014
　　 C1_4 1 4 2.1526511e-014
　　 C2_0 2 0 2.0838791e-013
　　 C2_3 2 3 3.7178628e-013
　　 C2_4 2 4 4.9829859e-014
　　 C3_0 3 0 1.9767049e-013
　　 C3_4 3 4 3.3955766e-013
　　 C4_0 4 0 4.8372433e-013
　　 .ends QFP64_parlel
　　 .ends QFP64
　　
　　影响串扰大小的因素主要有两个方面:1)不同的信号上升时间对串扰的影响;2):不同的信号通道间距对串扰的影响,本文主要针对后者来分析QFP64封装的串扰特性。仿真时,S1端接输入信号,采用5 V的pulse信号,频率为1 GHz,上升时间为0.2 ns,S1输出端接50Ω的电阻,做瞬态分析。图3、4分别为S1对S2、S4的串扰仿真结果,其中S2信号通道的近端串扰和远端串扰的峰值分别为0.502 V和0.266 V,S4信号通道的近端串扰和远端串扰的峰值分别为0.151 V和0.185 V。分析可得,S2比S4收到S1的干扰大,即离干扰源越近,所受到的信号干扰就越大,两种情况下,原本被干扰的信号线上的电压为0 V,因受到串扰电压的干扰已不在维持0 V电压的状态,当干扰电压超过临界电压,即会造成高速数字电路信号的误判。
　　
　　 经过上面的分析,框架引脚之间的互容、互感以及间距是影响QFP封装串扰的主要因素,而引线框架的固定结构决定了高频信号在传输过程中,通道之间存在的较高的耦合效应,因此QFP封装实际使用时,可根据芯片的特点,采用GSGSG(地-信号-地-信号-地)模式,这种模式中部分引脚作为地线,起到屏蔽的作用,能够有效地降低信号通道的耦合效应,降低串扰噪声。
　　
　　4结论
　　
　　随着集成电路工作频率的提高,高频/高速封装的信号完整性问题越来越突出,尽管封装引入的寄生效应非常小,但对于高频电路来说,这些寄生效应足以使信号严重失真。本文分析了一种QFP64封装技术的串扰特性,采用Q3D工具进行电磁仿真,参数提取,最后利用HSPICE工具进行串扰仿真的过程。仿真结果表明,离干扰源越近,所受到的串扰影响就越大。实际使用时为了有效地降低串扰,可采用GSGSG模式进行QFP封装设计。
　　
　　参考文献
　　[1] Hongyu Zheng; Ling Gao; Zhiping Liu. Progress in development of advanced package for semiconductor device[J],Solid-State and Integrated-Circuit Technology, 2001. Proceedings. 6th International Conference on , Volume: 1 , 22-25 Oct. 2001 Pages:83 - 87 vol.1
　　[2] Hirose, T. High-Frequency IC Packaging Technologies [C]. IEEE Indium Phosphide and Related Materials, 2003, 227 - 230.
　　[3] Tzyy-Sheng Horng, Sung-Mao Wu, Hui-Hsiang Huang, etal. Modeling of Lead-Frame Plastic CSPs for Accurate Prediction of Their Low-Pass Filter Effects on RFICs [C]. IEEE Radio Frequency Integrated Circuits Symposium, 2001, 133-136
　　[4] 孙海燕, 景为平, 孙玲. 基于QFP技术的高频集成电路封装设计 [J].电子元件与材料, 2006, 25(12): 47-50
　　[5] Y.-L. Lai, C.-Y. Ho. RF modeling of ball grid array packages using electromagnetic approaches [C]. Proc. 10th Int. Symp. on Integrated Circuits, Devices and Systems, Singapore, 2004.