[高效能,低功耗DDR2控制器的硬件实现] 同步控制器硬件设计与实现
发布时间：2019-02-16 04:37:58 影响了： 人
SoC芯片里面包括各式各样的外设以及内部处理音视频的IP，只要是对总线频宽要求比较高的IP，例如LCD屏控制器，SATA硬盘控制器都能够有一个与内存控制器直接沟通的总线。在实时的高清视频解码运算中，有大量中间数据需要保存和读取，其中的绝大部分数据，比如已经解码完成的图像的所有象素值，由于数据量很大，因而需要保存到片外内存中，以备后解码的图像作为参考数据或者直接用于显示。由此可知视频IP如高请H.264编解码器，需要利用高效率的AXI总线与内存控制器沟通，所以内存控制器需要同时具有AHB与AXI的接口才能满足各种不同IP的带宽需求。 本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文