[一种高性能ＣＭＯＳ电荷泵的设计]集成电路设计与集成系统

　　摘要：设计了一种用于电荷泵锁相环的CMOS电荷泵电路。电路中采用三对自偏置高摆幅共源共栅电流镜进行泵电流镜像，增大了低电压下电荷泵的输出电阻，并实现了上下两个电荷泵的匹配。为了消除单端电荷泵存在的电荷共享问题，引入了带宽幅电压跟随的半差分电流开关结构，使电荷泵性能得以提高。设计采用0.18-μm标准CMOS工艺。电路仿真结果显示，在0.35V到1.3V范围内泵电流匹配精度达0.9％，电路工作频率达250MHz。
　　关键字：电荷泵，锁相环，自偏置共源共栅电流镜，电压跟随
　　
　　Design of a High-performance CMOS Charge Pump
　　
　　DUAN Ji-hai , GU Ge , QIN Zhi-jie
　　（School of Information & Communication, Guilin University
　　of electronic Technology, Guilin 541004）
　　
　　Abstract:A CMOS charge pump for CPPLL is designed. Through the current mirror image from three blocks of the cascade current mirrors with self-bias and wide-swing, the output impedance of the circuit is increased, and the current matching is also improved. In order to reduce the charge sharing, a semi-differential-type current switch with a voltage-follower is employed. The circuits is verified with Spectre simulator in 0.18-μm standard CMOS process, and the simulation shows that the current matching precision is up to 0.9% during 0.4V~1.3V, while the operation frequency, 250MHz.
　　Keywords: Charge pump; Phase-locked loop; Self-bias cascade mirrior; Voltage-follower
　　
　　1引言
　　
　　CMOS电荷泵锁相环电路（Charge Pump Phase-locked Loop, CPPLL）具有高速、低功耗、低抖动、低成本等优点，在频率合成、时钟恢复等电路中被广泛采用。作为电荷泵锁相环里的一个关键模块，电荷泵在电路实现时，却往往存在着开关延迟、充放电电流失配、电荷注入及电荷共享等非理想效应。对于高性能锁相环的设计而言，应尽量减小相位噪声及杂散[6]的产生，使输出电流更平滑，输出电压谐波分量更低，减小开关延迟。本文提出了一种基于伪差分结构的具有高输出阻抗和高充放电流匹配率的电荷泵电路。
　　
　　2电荷泵设计分析
　　
　　电荷泵主要功能[3]是将鉴频鉴相器（PFD）的输出信号UP和DOWN转换为模拟的连续变化的电压信号，用于控制压控振荡器（VCO）的振荡频率。当PFD的UP输出信号起作用时，电荷泵的电流源对环路滤波器进行充电，VCO的压控端电压升高，VCO的振荡频率也相应改变，反之，DOWN信号使电荷泵电流沉对环路滤波器进行放电，VCO的压控电压信号降低。当VCO振荡频率和相位与参考信号相同时，电荷泵的输出信号应该保持一个常值。但是传统的电荷泵（如图1所示）存在多种非理想效应，比如电荷泄漏、充放电电流失配、电荷共享、泵开关的延迟等[1][7]。一个好的电荷泵设计应该力求把以上情况降到设计规范之内。
　　
　　 2.1 电流失配
　　当UP和DOWN信号控制电荷泵充放电时，会产生电流失配和泵开关时间延时问题。由此引起的系统相位偏差表达式如（1）所示[1][7]：
　　 其中，Δton、Tref、I和ΔI分别表示PFD开通时间、参考时钟周期、CP电流和充放电流偏差。从上式得知： Tref不变的情况下，减小ΔI、Δton和增大I有利于减小系统相位偏差。但是为了克服PFD的死区效应，我们一般需要保持一定的开通时间,所以，减少失配电流和增大电荷泵电流是减小PLL相位误差的行之有效的手段。
　　
　　 2.2 电荷共享
　　由于电荷泵充电电流源和放电电流源的漏极存在寄生电容，当电荷泵电流源都关断时，电流源漏极寄生电容分别被充电到VDD和放电到地。在下一个鉴相时刻的电荷泵电流源都打开的状态时，由于两个寄生电容上的电荷变化量不可能相同，会有剩余电荷注入环路滤波器中，引起VCO压控电压发生变化，造成压控信号产生纹波。通常减小电荷共享的手段是采用差分结构的电荷泵电路[8]。
　　 针对以上一般电荷泵所存在的缺点，本文提出了一个高电流匹配度、高稳定输出电压的电荷泵电路。
　　
　　3高性能电荷泵设计
　　
　　 现在CPPLL通常采用无死区的PFD。这种PFD在锁相环锁定的情况下依然有等脉宽的UP和DOWN输出。这就要求电荷泵需要做到电流匹配。由于单一CMOS管实现的电流源的有限电阻，在不同的源漏电压下电流存在较大的变化。为了在1.8V低压条件下实现较宽电压范围的恒定电流输出，本设计采用自偏置高摆幅共源共栅镜像电流镜[6]，如图2所示。
　　 自偏置共源共栅电流镜能够增大电流源的内阻，其小信号模型的输出电阻表达式如（2）所示[5]：
　　 由（2）可以看出，共源共栅电流结构增大了泵电流源的输出电阻。选取合理的宽长比可以增大M2管的跨导gm2，同时减小其沟道调制效应，使电流源的内阻最大化。自偏置结构使得电流源的开启电压降为VM 4on+VM 2on，比普通的共源共栅的开启电压Vth+2VM 4 on更低，适合低电压条件下的运用。M4管的宽长比和电阻R1的电阻值可以通过（3）计算出来：
　　 需要注意的是M1、M2存在衬底偏置效应，设其背栅为Vbs，则其阈值电压：
　　 电流源的电流误差率（current error ratio）定义为：
　　 电流镜对MOS管的宽长比及版图的对称性要求很高，已有大量的资料对其做了讲述[2][9]。
　　 为了减小电荷泵CMOS开关引起的电荷共享问题，本文采用增加哑（dummy）电路[4]来改善电路性能，如图3所示。
　　 其中，NM3、PM3，NM4、PM4为主电路，NM1、PM1，NM2、PM2组成哑电路，哑电路的存在使得电荷泵具有两条支路，在同一时刻，两条支路中总有一条支路是导通的，这样就避免了电荷泵无电流流过而引起的电荷共享。Vc和Vcon之间通过一个电压跟随器连接起来，使得哑支路与主支路的节点电压相同。因此，在锁定情况下，电荷泵不会出现周期性的充放电情况。
　　 为了在低压下实现较宽动态范围的电压跟随，本设计采用了轨至轨（rail-to-rail）缓冲器作为电压跟随器，如图4中虚线框内所示。电压跟随器为二级放大器结构，输入级采用双差分放大器并联的轨至轨结构，增大了输入动态范围和增益，其中，PM13、NM13为电流累加管，宽长比分别是PM14和NM14的两倍，输出节点用MOS管电容作为负载，目的是进行频率补偿，稳定输出电压信号。图4为本文所设计的电荷泵的完整电路图。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文 　　 本设计电流镜镜像的恒定电流为100μA；采用对称的共源共栅电流源实现对电流源和电流沉的匹配，在电压跟随器的输出端增加一个20pF的电容，使得该节点更加稳定。
　　
　　4仿真结果
　　
　　 本电荷泵设计采用0.18-μm标准CMOS工艺，使用Cadence软件集成的Spectre 仿真工具对电路进行设计仿真验证，从仿真结果可以看出，电荷泵的电流在0.35V到1.3V的直流扫描范围内CER 本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文