SDH传输系统中帧定位电路设计_电路设计
摘要:为了更加有效与便捷地识别SDH(Synchronous digital hierarchy,同步数字体系)中帧的起始位置,保证帧同步的正确性,提出了一种SDH传输系统中帧定位电路的设计方法。通过反复调用模块与指示帧告警信号相结合的方法,防止帧定位产生伪同步与真失步现象。并采用Verilog语言对设计进行了RTL级的描述、仿真和综合,最终以ASIC方式得到实现。该设计方法与传统设计方法相比,更加方便简洁地实现了较复杂的帧定位过程。实验证明该设计能够完成帧定位的过程。
关键词:SDH; 帧定位;同步状态;帧丢失
中图分类号:TN914.332
1引言
在数据通信系统中,数字信息是按一定数据格式传送的。一定数目的信息码元组成“字”,若干“字”组成一“句”,若干“句”构成一帧,从而形成群的数字信号序列[1]。接收端要正确地恢复消息,就必须识别句或帧的起始时刻。随着因特网的迅速发展,基于IP的数据业务将成为网络业务的主流。但是目前绝大多数的电信骨干网仍采用的都是SDH/SONET技术,并且SDH拥有同步复用、标准光接口和强大的网管功能,是一种非常成熟的技术,安全性好,可靠性高[2]。帧定位是SDH传输系统接收端的第一步,对整个同步过程起了极其重要的作用。
常采用以下两种帧定位方法 [3]:一种称为连贯式插入法,即在每组信息码元的开头发送一个特殊码组,这个特殊码组不会在信息码元序列中重复出现,此时只要将这个特殊码组连发几次,收端就能识别出来;另一种称为间歇式插入法,即不宜在信息码元中集中插入一组特殊的群同步码组的情况下,可以将群同步码组分散加入,每隔一定数量信息码元,插入一个群同步码元。本文提出一种基于连贯式插入法的SDH传输系统中帧定位的设计方案,结合FPGA芯片,详细介绍该方案的具体实现。
2SDH帧定位字节结构
SDH采用以字节结构为基础的矩形块状帧结构,STM-N由270*N列和9行8比特字节组成。对于STM-1而言,帧长度为2430个字节,其结构安排如图1 [4]。
帧结构[5]中字节的传输是从左向右、由上向下按顺序传送,直至整个9*270个字节都送完,再转入下一帧。如此一帧一帧地传送,每秒共传8000帧。为了保证信息净负荷正常灵活传送,SDH提供了丰富的开销字节,包括两大类不同的开销,即段开销SOH和通道开销POH。SOH中的A1和A2字节可用来识别帧的起始位置。A1和A2具有确定的二进制数值,即A1为11110110(F6H),而A2为00101000 (28H) [6]。
STM-1帧内集中安排有6个帧定位字节(第一行前六个字节:A1A1A1A2A2A2),占帧长的大约0.25%。选择这种帧定位长度是综合考虑了各种因素的结果,特别是伪同步概率和同步建立时间这两者。根据现有安排,伪同步概率几乎为0,同步建立时间也可以大大缩短。对于STM-N帧,则帧定位字节由3N个A1字节和3N个A2字节组成。
3系统设计
SDH传输系统中帧定位即找帧头信号,来确定各开销及净荷的位置。以STM-1为例,找到3个连续的F6H和3个连续的28H字节,即认为找到一次正确的帧头。但在实际情况下,设计帧定位系统要考虑以下情况:
(1)输入的数据虽然是并行的,但是一个比特可能与它之前的七个比特形成一位,也可能与它之后的七个比特形成一位,所以,需要对输入数据的每一个比特进行检测;
(2)数据是随机的,可能随机地形成帧定位信号所特有的字节,即形成冒充的帧定位信号,这样就可能出现伪同步;
(3)数字传输通常都存在误码操作,如果刚好帧定位信号中出现误码,系统找不到帧头信号,可能判断系统发生失步,因而开始重新找帧头,这样恰恰导致了帧失步。
3.1 总体设计
综上所述,帧定位电路需考虑输入数据的每个比特可能的组合情况,数据随机组合引起的伪同步和误码引起的真同步现象。针对以上问题,本论文设计的一种SDH传输系统中帧定位电路的实现方法能有效地消除以上影响。
整体设计模块实现如下:从CDR(时钟恢复)出来的8位并行数据中,提取帧头信号(A1=F6H,A2=28H),然后根据提取的帧头位置重新排列输入的数据流,使之符合STM-N的数据格式;并根据数据流判断是否OOF(帧失步),LOF(帧丢失),LOS(信号丢失),并且输出相应的状态[7]。它主要由找帧头模块(stm1_ align_top)和同步状态检测模块(stm1_oof_detect)构成。本文以STM-1为例进行说明。其整体框图如图2。
3.2 分模块设计
3.2.1找帧头模块stm1_ align_top
本模块主要实现从CDR恢复出来的8位并行数据中,提取帧头信号(A1=F6H、A2=28H),然后根据提取的帧头位置重新排列输入的数据流,使之符合STM-1的数据格式。具体实现框图如图3。
具体过程如下:
(1)从CDR恢复出来的8位并行数据non align_data[7:0],经D触发器得到数据data_mid[7:0],data_mid[7:0]再经过D触发器,得到数据data_mid[15:8],两组数据合并得到数据data_mid[15:0];
(2)data_mid[15:0]输入到8位并行模块处理,它是由8个 align_stm1模块组成,对数据data_mid[15:0]寻找帧头(即F6F6F6282828H),并进行重排,之所以调用8次该模块,是考虑了输入数据的每个比特可能的组合情况(输入到8个 align_stm1模块的数据分别为:data_mid[15:8],data_mid [14:7],data_mid [13:6],data_mid[12:5],data_mid [11:4], data_mid [10:3], data_mid [9:2], data_mid [8:1]);
(3)当8个重排电路中的任何一个找到帧头( align_n中有一个为1)并且稳定(stb_n中有一个为1)时,就禁止寻找帧头(此时,OOF输入为0,内部的计数器不计数,不寻找帧头,c0_pos保持为0);
(4)8-3编码器表示8个找帧头电路中哪一个电路找到帧头。同时把对应当那一路的数据输出,就是重排后的数据 align_data[7:0]。处理过程中, align_data[7:0]到找到帧头(最后一个28H)的时候被延时两拍,对应输入数据的J0位置。
3.2.2状态检测模块 stm1_oof_detect
本模块主要判断并且输出状态(LOF,OOF,LOS)[8],其主要目的是为了消除数据随机组合引起的伪同步和误码引起的真同步现象。具体的状态转移图如图4。
LOF检测:假定帧定位系统处于失步状态(OOF),于是同步系统开始进行寻找帧头,如果连续找到成帧图案2次,系统进入同步状态(NORM),否则若成帧图案出错小于3ms,系统仍处于失步状态,成帧图案出错大于3 ms,系统进入帧丢失状态(LOF);系统进入正常状态时,如果成帧图案连错小于4帧,系统仍维持在正常状态,否则,系统进入帧失步状态;系统进入帧丢失状态,如果成帧图案持续小于3 ms或者一直出错,系统仍维持在帧丢失状态,否则成帧正确大于3 ms,系统进入同步状态。LOS检测:当全0的持续时间超过20±3μs时,声明LOS;如果找到两个有效的成帧字节(A1,A2),且在20±3μs内没有全0图案出现时,清除LOS。
3仿真验证
本设计采用Verilog语言进行了RTL级的描述,用ncverilog对设计进行了仿真,经过FPGA验证后,各功能都得到正确的实现。下图给出了系统部分RTL级仿真波形。
图5为确定帧头仿真波形,从CDR恢复的随机数据stm1_non align_data_1[7:0], 通过stm1_ align_top模块,找到帧头F6F6F6282828H,确定了成帧的位置,同时输出J0的位置指示(stm1_ align_pos)。
图6为数据通过stm1_oof_detect模块,根据成帧图案的转移图,得到的LOF,LOS,OOF状态,本仿真共仿了102帧。
5结束语
本文结合实际帧定位可能存在的问题,详细的提出了一种SDH传输系统中帧定位的设计与实现方法。该方法运用调用模块的思想,方便简洁地实现了较复杂的帧定位过程,随着SDH传输系统的发展与完善,如何解决较复杂的帧定位过程显得尤为重要,本文在给出详细的实现过程的基础上,并给出了仿真波形,经过验证,完全满足要求。
参考文献
[1]黄锡伟 朱秀昌.宽带通信网络[M]. 北京: 人民邮电出版社, 1998.
[2]肖萍萍 吴健学 周芳 胡春琳.SDH原理与技术[M]. 北京: 北京邮电大学出版社, 2007.
[3]梅钟涛. 两种帧定位方法的优劣比较[C].移动通信.北京:人民邮电出版社,2003:78.
[4]韦乐平. 光同步数字传送网(修订本)[M].北京:人民邮电出版社,2001.
[5]孟李林 徐东明.SDH开销处理专用集成电路的设计.(2009-05-04)[2010-07-10].https://www.省略/article/index.aspx?id=14074.
[6]ITU-T.G.707/Y.1322,Network node interface for the synchronous digital hierarchy(SDH)[S]. 2000.
【7】王钦泽 张尊泉. 一种用VHDL语言实现的帧同步算法[C].现代电子技术.广东:广东省嵌入式软件公共技术中心,2007.
[8]郑红党 李智涛 龚兵 赵培培.用StateCad实现帧定位系统[J].微电子与基础产品.2002,1:55-57.