透过专利看微处理器的技术发展(七) 微处理器包括

　　摘要:本文在调研大量专利文献的基础上,通过跟踪Intel早期多级高速缓存(Cache)技术专利,对几篇重要多级Cache专利技术进行了深入分析。通过申请年代分析、引证分析、衍生专利分析等手段,揭示了早期Intel多级Cache的技术重点和研发趋势,为产品研发提供线索和思路。
　　关键词:专利文献;多级高速缓存;技术演进
　　
　　Technology Development of Microprocessor from Patent(VI)
　　― Technology Analysis on Early Cache Patents of Intel
　　
　　ZHANG Xu1,2, WU Xiao-dao1, XIE Xue-jun1
　　(1 Ministry of Industry and Information Technology Software
　　and Integrated Circuit Promotion Center, Beijing 100038, China;
　　2 Beijing Institute of Technology School of control theory and control engineering, Beijing 100086, China)
　　
　　Abstract: A technology-depth analysis on multiple Cache is made based on a series of patents of multilevel Cache. Through tracing some specific patents based on the search of a large number of patents, several valuable multilevel Cache related patents are introduced. Related Applications Analysis,Citation Analysis and Application Time Analysis are used to reveal the trend of the early multilevel Cache in Intel corporation which providing a clue for research and development of products.
　　Keywords: Patent document;multilevel Cache;Technology evolution
　　
　　1引言
　　
　　多级Cache是为了解决Cache缺失、Cache带宽和访问延时问题而引入的一项技术。典型多级Cache如图1所示。
　　图1中Cache的尺寸从左到右递增,但速度递减。在一些设计中,包含三级Cache,在多级Cache中,某一级可以被多处理器共享。本文在分析多级Cache专利的基础上,寻找多级Cache技术的重点、发掘多级Cache技术的重要变革、探讨Intel早期多级Cache技术的演进过程,特别研究了不同阶段关键技术的创新点,预测多级Cache技术发展趋势。
　　
　　2多级Cache综述
　　
　　 如图2所示的现代处理器系统中,多级Cache(通常是两级)被广泛使用。Cache采用如下原则来构建系统:L1(一级)采用高速小容量Cache;L2(二级)采用低速、容量较大的Cache,但是距CPU较L1级远。在层次结构系统中,数据越接近CPU,系统的总体性能表现越好。最高一级的Cache中没有相应的数据时,缺失发生,CPU从低一级的Cache中存取数据。目前,Cache容量日益增长,导致CPU的存储访问延时随之增加。
　　多级Cache的结构:由图2可以看出,现代处理器的Cache结构的层次化非常明显,并且通常采用指令和数据分开的哈佛结构。在支持存储管理的CPU中,TLB也不可或缺。指令Cache和数据Cache处于离处理器最近的一级Cache中。
　　多级Cache的位置:很多基于处理器的系统中,处理器采用片上一级SRAM(Static Random Access Memory)Cache,同时采用片外二级SRAM Cache。某些系统中将二级Cache迁移到处理器芯片内部以减少访问延时,代价是片内二级Cache容量小,速度高,本质是以容量换取速度。
　　多级Cache的优点:在90年代后,鉴于多级Cache系统的优点,多级Cache的存储结构被更为广泛的应用在处理器设计领域中。与单级Cache相比,多级Cache有下面几个优势:首先,可以减少缺失损失。显而易见,第一级Cache发生缺失,可以在第二级中存取数据。其次,第一级Cache与第二级Cache中可以采用不同的设计原则,即采用不同的技术来实现,这就可以实现不同级侧重于不同技术,实现系统的最优化配置。最后,多级Cache中距离CPU最近的Cache在大部分时间内都可以命中,下一级Cache有大量空闲时间,该空闲时间可以用来为将来可能出现的缺失做好准备工作。
　　
　　3 Intel多级Cache专利
　　研发趋势分析
　　
　　 通过检索工具对多级Cache专利进行检索,对得到的Intel多级cache专利使用专业专利分析工具进行多角度的分析挖掘,揭示Intel公司的多级Cache专利布局和研发趋势。
　　
　　 3.1 申请年代分析
　　首先采用时间序列法对所有专利进行分析,探寻Intel在不同年代对多级Cache的战略布局和研发重点。所谓时间序列法,就是在均匀时间间隔中对研究对象的同一变量进行统计分析的方法。目的在于掌握这些统计数据随时间的变化规律。我们这里将专利申请数量作为纵轴变量,从而揭示Intel多级Cache的技术生命周期,分析结果如图3所示。
　　 可以看出,从1987年到2008年,Intel申请的多级Cache专利具有明显的区间性。1989年之前,多级Cache的申请量基本为零,在此之后,申请件数逐渐增加,尤其是1993年和1994年间出现了较大跳跃,专利申请件数突然增加;1995年到1996年的一年的时间内,多级Cache专利产生了极大飞跃,可以推知这段时间是Intel对多级Cache投入研发力量密集的阶段。
　　我们将视线转移到Intel的市场领域。进入Pentium(奔腾)时代,CPU芯片商不断增加Cache的容量以提高性能,当Pentium Cache容量为16KB时,竞争对手提高更多,达到32KB甚至64KB,当时AMD的K6-2更有高达84KB的L1 Cache,由于L1 Cache的容量再高,整体性能提升也不会太明显,战场开始漫延至L2 Cache。L2 Cache对于CPU(L2 Cache集成到CPU后)整体性能至关重要。为了应对竞争对手,提升处理器性能,Intel加大了多级Cache的研发力度,专利数量很好的体现了这点。
　　1997年后,现有的多级Cache技术暂时可以满足处理器对存储的需求,专利申请数量开始回落。1999年到2003年,专利的申请数量出现抖动状态,而且在2003年达到顶峰,这绝不是偶然。我们知道1999年前后Intel推出Celeron, Pentium III架构,正是架构的变化促使了Cache技术的更新,尤其是2000年Intel推出Pentium 4架构,之后Intel开始一系列动作:2001年4月推出1.7GHz的P4,2001年7月推出1.6GHz和1.8GHz型号,8月推出1.9GHz和2.0GHz的Pentium 4,2002年1月发布了使用Northwood内核的2.0GHz和2.2GHz的Pentium 4。Northwood内核将二级缓存的大小从256KB增加到了512KB(晶体管数量从4200万增加到5500万)并且使用了130纳米制造工艺。2003年后多级Cache的专利申请量回落。从英特尔一系列连续动作和专利申请量的背后,我们不难发现目前Intel对多级Cache的研发已经相对成熟,企业在制定战略的时候可以更有针对性的投入研发力量,避开成熟技术,可以有针对性的投入多核处理器中多级Cache的研究。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文 　　我们可以更加清楚的从图4的申请年份雷达图中看出来Intel多级Cache的申请趋势。
　　
　　3.2 IPC分析
　　 从图5中可以看出,多级Cache的分类号主要集中在G06F的子类012/00和012/10中,以此为依据可以很好的缩小检索范围,找出关键专利。通过筛选分析,我们发现几件有规律的且被引用次数较多的专利,接下来将重点分析这几篇专利所涉及的技术,发掘蕴含的技术趋势。
　　
　　4 Intel早期重要多级
　　Cache专利技术分析
　　
　　多级Cache的大规模的研究开始于80年代末期,该时期各种处理器构架频频更新,新技术不断涌现。我们通过人工筛选结合专业工具分析,通过专利评价指标:引证次数、同族专利数量、发明人活跃程度、申请趋势等得到Intel早期申请的几篇比较重要的专利。这几篇专利引证次数多,申请范围也很广,同族专利往往涉及十多个国家或机构;另外申请年代处于Intel多级cache专利的申请高峰期。
　　
　　4.1专利号US5829025的多级Cache专利
　　1996年,由Intel提出了专利号为5829025,名称为“Computer system and method of allocating Cache memories in a multilevel Cache hierarchy utilizing a locality hint within an instruction”的申请[2],该专利被引证37次。专利中提出了一种多级Cache中Cache单元分配的方法。结构如图6所示。
　　 该系统的技术创新点在于,提出了非即时数据(non-temporal data)和即时数据(temporal data)的数据标识方法和基于该方法的Cache分配原理。非即时数据是在短时间内只使用一次的数据,而即时数据是在短时间内频繁使用的数据。在Cache分配时,被快取(caching)的数据应该是短时间内频繁使用的数据,所以高速缓存线(Cache line)分配时,应保证尽量避免分配给那些短时间内不常用的数据,以及避免被这些数据覆盖掉原有的高速缓存线。图7则是数据访问矩阵图。
　　 该图中L1(一级)和L2(二级)Cache中都记录着非即时和 即时的数据信息,根据处理器指令中的相应信息,对比决定高速缓存线的分配。由图7可以看出处理器指令的后端维持两块局部隐含信息,名为Locality Hint。当处理器与Cache进行数据交互时,所需要的信息可能在Cache中,也可能不在其中。处理器通过指令中的Locality Hint信息来决定要访问的数据的性质。与此同时,Cache层次系统按照非即时和即时来组织数据。该发明中,处理器需要判定指令中的数据Hint信息并与Cache中的上述两种数据类型进行比较,进而决定数据是否应该被放在Cache中来进行快取。系统通过引入一个独立的缓冲器(Buffer)来存储那些不经常使用的数据。
　　这篇专利本质是提供了Cache的组织管理模式,属于Cache组织的技术领域。多级Cache日益广泛应用,Cache的组织方式对系统整体性能往往具有决定性作用。
　　 4.2专利号US6202129的多级Cache专利
　　在提出专利US5829025的申请之后,Intel公司于1998年提出了专利号为6202129,名称为“Shared Cache structure for temporal and non-temporal information using indicative bits”的专利申请[3],如图8所示。
　　 由上图可以看出,该专利所涉及的系统与US5829025专利所涉及的系统相同。尤其是在专利说明书中的结构框图与US5829025专利一致。这篇专利对US5829025的多级Cache系统组织方式作出了改进。因为之前的Cache系统虽然成功解决了被使用频繁的数据放在离处理器最近的一级Cache中,然而使用不频繁的数据是放在一个独立的缓冲器中,缓冲器也同时增加了硬件的开销,尤其是面积问题。该专利通过引入一个共享的Cache结构来消除独立缓冲器。该共享Cache结构的信息图如图9所示。
　　 前面两篇专利展示了Intel出于保护专利的目的,从不同的层面和角度来进行专利申请。我们知道专利的申请需要大量的投入。为了保护核心技术,公司往往会围绕核心技术点构建专利围墙,使核心技术处于保护之中。这点可以作为分析中的重要依据,我们在筛选专利时尤其要关注这种专利的保护申请。这些专利往往反映公司研发的重点和关键技术点,因此也有助于我们分析竞争对手的研发重点,有针对性的进行研发投入,规避风险。
　　为了深入挖掘信息,下面从不同角度对专利6202129进行分析。
　　引证分析:专利的引证状况可以反映该专利在技术上的地位,表明其在所属领域内的技术影响力。因此,专利引证分析的结果可以作为专利资源重要性的一个参考指标。通过引证分析,我们发现该篇专利被多次引用。在引证图图10中,6202129处于中间位置,其后面引线引出的专利便是引用该篇的专利。
　　 技术分析:从图中可以得知,系统Cache的分配替换采用最近最少使用算法(LRU)或者伪最近最少使用算法(Pseudo LRU)。短时间频繁使用的指令和非频繁使用的指令用T和NT来标识,然后列表对应相应的算法,用以决定该数据是否应该被替换到Cache中。通过上述分析,我们得知该篇专利也关注Cache组织的策略。
　　衍生专利分析:衍生专利分析是指由一件最初的专利申请所衍生的、与之相关联的连续案或是分案申请的相关信息。衍生专利申请分析可以协助理解相关专利的背景技术以及技术发展的来龙去脉,了解竞争对手的重要情报,以便在制定专利策略中充分利用从中挖掘到的相关情报。利用专业的专利分析检索工具进行衍生专利申请分析,我们可以得到衍生图,如图11所示。
　　 图中显示了专利号为6584547的专利为其衍生专利。为了深入分析该专利所保护的技术,我们下面分析6584547这篇专利。
　　
　　 4.3专利号US6584547的多级Cache专利
　　Intel公司于1998年提出了专利号为6584547,名称为“Shared Cache structure for temporal and non-temporal instructions”的专利申请[3]。该专利被引证3次,如图12所示。
　　 通过深入研究,发现该专利与6202129的本质技术完全相同。不同的是,该篇专利采用图13作为说明书的首页。
　　 因此可以得出结论:这是专利申请人为全方位保护技术而采用的手段。这种手段在专利申请中屡见不鲜,这种全方位的保护使得如果将来涉及到知识产权保护的问题,专利拥有者可以很好的应对侵权问题。
　　 更重要的一点,专利申请者花费资源来进行同一技术的专利申请保护,说明该项技术对于申请者极为重要。
　　 该技术涉及专利的引证分析如图14所示:
　　 该技术涉及专利的同族分析:由此出发,考察专利的同族,搜索得知该专利的同族多达18篇。申请国家和机构包括:澳大利亚、巴西、中国、欧洲专利局、日本、韩国、俄罗斯、中国台湾、美国、世界知识产权组织等。Intel对该技术的保护的力度可见一斑。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文 　　该技术涉及专利的发明人分析:另外本专利的发明人与专利6202129的发明人相同,都是Salvador和Palanca。我们通过搜索这两个发明人,发现他们在Cache领域非常活跃,仅多级Cache的专利就有16篇,而且集中在1996年到2002年。在本篇文章的开头我们分析得到了Intel各时期的Cache研发走势,1996年到2002年正处于多级Cache的研发高峰期,后来多级Cache的研发热逐渐下降。这是一个很有价值的信息,我们可以推断出Salvador和Palanca是Intel公司的多级Cache技术研发的重要技术人员。相关企业可以深入研究这两个研发人员,挖掘他们所掌握的技术,为企业制定相应的人才战略。
　　以上通过比较Intel市场动作和对应时间段的专利申请情况,揭示了Intel的市场战略和相关专利申请的相互关系。分析得出Intel公司的多级Cache研发重点时期是90年代中期之后的十多年。在这十年左右的时间里,Intel推出多款构架的处理器,尤其是奔腾处理器更是获得了巨大商业成功。与Intel的市场动作相对应,该时期多级Cache技术的研发热度也到达顶峰。另外,从技术角度得出Intel多级Cache技术研发重点是Cache组织技术,这也提供给企业重要线索,相关企业需要综合考虑多级Cache领域技术的成熟度和研发热点,及时调整战略,以满足市场的需求。
　　
　　5小结
　　
　　本文通过检索Intel多级Cache专利并对其进行筛选和梳理,总结早期多级Cache重点技术和研发趋势,通过专业的专利分析工具,对近200篇专利进行了申请年代分析、引证分析、衍生专利分析;分析了重点研发人员,重点专利技术构成。通过对Intel早期的多级Cache专利进行分析,得出结论如下:
　　 (1)Intel对多级Cache投入较多研发力量的时期是1993年到2004年。
　　 (2)Intel早期对多级Cache的研发重点技术是Cache组织技术。
　　 (3)Intel多级Cache重要研发人员是Salvador和Palanca。
　　 (4)2003年后Intel对多级Cache的研发投入相对减少。
　　 (5)Intel的研发紧跟市场动作,以市场为导向,专利的申请大致反映出研发热度。
　　 (6)Intel对多级Cache的研发已经相对成熟,如果要与其竞争,需要特别关注新兴构架如多核中的多级Cache技术。
　　
　　下期预告
　　理解多级Cache技术演进的基础上,深入Intel多级Cache的技术发展,对专利文献更进一步分析,我们还能发现哪些更为值得关注的技术趋势?下期中,我们将以Intel 近期多级Cache相关专利为样本,继续分析Intel多级Cache技术演进,尤其以多核中的多级Cache技术为重点,预测多级Cache的研发趋势,敬请期待。
　　
　　参考文献
　　[1] Sun Microsystems, Inc. Memory Hierarchy in Cache-Based Systems. November 2002
　　[2] Singh; Gurbir, Method and apparatus for maintaining Cache coherency using a single controller for multiple Cache memories. US.5832543[P].1995.10.13
　　[3] Singh; Gurbir. Method and apparatus for maintaining Cache coherency using a single controller for multiple Cache memories.US.5903908[P].1996.10.15
　　[4] Mittal; Millind. Computer system and method of allocating Cache memories in a multilevel Cache hierarchy utilizing a locality hint within an instruction. US.5829025[P].1998.10.27.
　　[5] Hammarlund; Per H. Data processing system and method with small fully-associative Cache and prefetch buffers.US.6105111 [P].1998.03.31
　　[6] Palanca; Salvador. Method and apparatus for implementing non-temporal stores. US.6205520 [P].1998.03.31
　　[7] Palanca; Salvador. Method and apparatus for implementing non-temporal loads.US.6223258 [P].1995.01.10
　　[8] Keshava; Jagganath. System and method for Cache sharing.US.6801208 [P].2000.11.27
　　[9] Palanca; Salvador. Shared Cache structure for temporal and non-temporal information using indicative bits.US.6202129 [P].2001.3.13
　　[10] Palanca; Salvador. Shared Cache structure for temporal and non-temporal instructions.US.6584547 [P].2001.3.9
　　
　　作者简介
　　张旭,工业和信息化部软件与集成电路促进中心专利分析师,集成电路设计硕士,研究方向为控制工程和微处理器设计,主要从事处理器技术领域的专利分析。在北京理工大学自动化学院从事嵌入式系统开发工作。
　　武晓岛,工业和信息化部软件与集成电路促进中心项目经理、专利分析师,计算机应用技术硕士,主要从事高端通用芯片技术领域的专利分析。
　　谢学军,工业和信息化部软件与集成电路促进中心主任助理,微电子学与固体电子学专业博士,知识产权司法鉴定人,负责建立国家IP核库,IP核评测与验证系统,承担科技部863项目“IP评测及规范化技术研究”,参与国家知识产权战略规划中的“集成电路知识产权战略研究”的撰写,参与2006、2007、2008年电子发展基金项目“集成电路知识产权分析”,承接“国家软件与集成电路公共服务平台”中集成电路子平台建设。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文