[ＮＲＯＭ器件位线失效分析] N是那种器件

　　摘要：NROM （Nitride Read Only Memory）位线（Bit Line，BL）是通过离子注入的方式，由硅衬底掺杂形成的源极/漏极区组成，被称作埋入式位线（Buried BL）。由于衬底掺杂及其浓度分布无法直接通过扫描电子显微镜（SEM）或透射电子显微镜（TEM）剖面形貌分析的方法获得，并且单一结区形貌很难反映整个器件的特性，所以在由掺杂引起的器件失效分析过程面临很大的挑战。本文结合深亚微米NROM制程中，晶圆级电性测试（wafer accept test，WAT）参数Pt（BL到BL之间的击穿电压）和Ioff（关态电流）失效分析的案例，介绍了一种新的物性失效分析方法―间接剥层的方法来显示衬底形貌，可以清晰地观察到埋入式位线的失效区域。
　　关键词：失效分析；NROM；位线
　　
　　NROM Bit Line Failure Analysis
　　
　　CHENXian-feng，CHEN Wen-qiao， WANG Yu-ke，SU Feng-lian，GUO Qiang， Kary Chien
　　（Semiconductor Manufacturing International Company，Shanghai， 201203，China）
　　
　　Abstract：It is a high challenge to directly observe sub-micro NROM BL （Bit Line） junction profile using X-SEM and X-TEM during failure analysis. On the other hand， the single cross section of a bit line usually can’t reflect the device performance. In this work， based on WAT （Wafer Accept Test） Pt and Ioff failure analysis cases study， a new failure analysis method was proposed to reveal the failure mechanism of NROM BL.
　　Key Words: Failure Analysis；NROM；Bit Line
　　
　　 伴随缩微技术的发展，90nm及以下制程闪存产品正面临越来越多的挑战。传统的浮栅型储存器将逐渐被新型的电荷能阱型存储器所取代。NROM 非易失闪存技术领域的突破在于，存储能力提高到每个基本物理存储单元可以储存两个甚至是四个字节。除了储存容量提高和特征尺寸减小外，NROM 非易失闪存还具备以下这些优点：1、电荷能阱型存储器需要的工作电压低，相对能耗减小；2、从器件的结构来看（如图1），NROM 阵列单元是一个n 型沟道的场效应晶体管 （MOSFET），只是栅极绝缘层由传统的单层二氧化硅变成了ONO （二氧化硅-氮化硅 - 二氧化硅）三明治结构，所以它与成熟的 CMOS 工艺技术完全兼容，不需要任何新型材料的应用；3、相对于浮栅型储存器而言，电荷能阱型存储器选用了非导体材料氮化硅存储电荷，它的可靠性也提高了。
　　
　　与其他半导体产品一样，NROM 晶圆生产的版图设计也会在芯片与芯片之间的切割道上布置相对应设计规则 （Design Rule） 的测试结构，比如，特定尺寸的NMOS和 PMOS器件，连接通孔链状结构（Via chain），以及小面积功能测试单元 （Mini Cell） 等。通过测试这些结构的直流特性参数，来反映整个晶圆上的器件特征和工艺特性。制程整合工程师将依据这些 WAT 参数的测试结果，来判断工艺是否存在缺陷。大多数情形下，如果某些WAT参数存在失效的话，失效分析工程师将会对失效项目进行分析，并找到失效点的物性特征，然后将结果反馈给制程整合工程师，作为制程改善的依据。
　　
　　从 NROM 的器件结构来看 （图1a） ，BL 失效一方面可能是因为 ONO 结构的破损引起漏电，另一方面可能是因为它本身的掺杂有异常。对于由 ONO 引起的漏电很容易分析，可以利用半导体电性参数测试仪 （Agilent 4156） 量测栅极到衬底的电流来判断是否是因为 ONO 的破损引起的 BL 失效。然而，就失效分析的手段而言，即使可以从电性特征判断 BL 的失效是因为 BL掺杂导致的，但是，要直观地观察到 BL 掺杂的剖面形貌却很难。一般的做法是，对器件结截面做染色处理，然后再用 SEM 或 TEM 观察。这种方法存在一些缺陷：首先，是化学方法染色处理的可重复性很差；第二，要对 TEM 样品做染色处理的可操作性很难，这是因为研磨方法制备的 TEM 样品根本无法找到合适的夹具来做染色处理；另一方面，在使用聚焦离子束（FIB，Focus Ion Beam） 制备的 TEM 样品来做染色处理时，由于酸液是停留在 TEM 薄片两侧的凹坑里，很容易发生过腐蚀和欠腐蚀的情形，样品制备效率极低，同时FIB 制备的样品成本也很高。最重要的是，无论是那种方法来观察器件的结截面形貌，都只能获取器件某一个截面的形貌特征，无法从整体上来观察整个器件的结形貌。
　　另外，如果采用传统的逐次剥层技术来分析衬底表面形貌的话，也面临很多的困难：当剥层至字线多晶硅 （Word line poly） 时，会选用腐蚀多晶硅的溶液腐蚀。然而，目前所用的多晶硅腐蚀溶液 （HF:HNO3:DI，DI为去离子水），对氧化硅和单晶硅的腐蚀选择比很差，溶解多晶硅的同时，衬底和栅氧化层很容易被过腐蚀，容易导致误判。
　　本文所涉及的失效分析案例，采用了一种简单快速的失效分析法，避免了上述问题，成功地找出 NROM WAT 测试结构中小面积单元 BL失效的原因。
　　
　　1试验及讨论
　　
　　 1.1 位线Pt 失效分析
　　本案例讨论的是300mm晶圆深亚微米制程小面积单元的失效分析。 按照 WAT 测试标准，对于300mm的晶圆， 通常需要在晶圆上依照 图2 所示，选取9个或13个位置作 WAT测试点。深亚微米NROM WAT小面积单元的测试结构，如图3 所示，WL为 Y 方向；BL 为 X 方向，与第一层金属层上下一一对应。该结构位线到位线击穿电压 （源/漏极击穿电压）Pt失效，失效模式是 Pt 值的波动范围大，不过Pt 值是处于设计标准范围内。为了方便失效分析定位，测量第18条 （BL18）和第19 （BL19） 条 BL 之间的Pt，BL18和BL19分别通过连接孔，第一金属层和通孔连接至测试结构两侧的铝垫，其他字线相对于测试字线独立。 依照 WAT测试条件， 量测 BL18的电流，当 IBL18 >1nA， BL18的电压为 Pt。按照测试标准，正常 Pt值的范围是2~7V，且最大的 Pt 与最小值之差小于等于0.3V。本案例的测试结果如表1所示。 Pt 的波动范围是从2.6V到3.7V， 由此可见 Pt 值失效了。
　　 通过分析其他 WAT 测试项目，可以排除 Pt 值波动范围大并不是由 ONO 栅氧层失效引起的。此外，就这个测试结构而言，是在特定的 BL上做 Pt 的测试，并不需要用电性失效分析的方法来定位， 直接做物性分析就可以。为了分析晶圆 WAT 测试失效的根源，我们从失效的晶圆上取一个样品，并在测试通过的晶圆上取与失效晶圆上位置相对应的一个合格的样品，对这两个样品做对比分析。用研磨的方法去金属层，反应离子蚀刻仪 （RIE） Oxford Plasmalab80plus 去钝化层，至多晶硅层（字线）露出来，如图4所示。然后用氧化硅缓释剂 BOE （Buffered Oxide Etcher） 溶液腐蚀，其目的是溶解在多晶硅下层的栅氧层，接着将样品放在 BOE 溶液中超声波振荡，多晶硅层会脱落，最后用去离子水振荡清洗。两次振荡清洗的时间以不超过30秒为宜，以防止衬底在振荡过程中产生裂纹。为保证在相同条件下对比失效样品 （图4b所示） 和测试合格 （图4c所示） 的样品，整个样品制备过程中，两者的处理方法和处理时间都完全一致。最后用扫描电镜观察样品表面，为了获得尽可能多的表面形貌信息，选择较低的加速电压 Vacc=5kV来观察样品。
　　
　　 通过对比 图4b 和 图4c， 可以很明显地看出，失效样品栅氧边界与位线的界面不平整。这就有可能在图4b 箭头所示的位置造成有效沟道减小，降低了沟道的击穿电压 Pt。造成这种现象的原因是：在 BL 掺杂工艺过程中，为防止沟道低压击穿加入了“口袋”型注入工艺 （Pocket Imp.） ，由于在这个工艺过程中注入能量选择不当，导致扩散区异常。
　　
　　 1.2 NROM Ioff 失效分析
　　本案例同样讨论的是300mm晶圆深亚微米制程小面积单元的失效分析，失效模式为 Ioff值偏高，也就是BL 到 BL 之间的漏电流过大。测试结构与先前不同的是，它是由两个相对独立的梳状 （Comb structure） 位线 （源/漏极）对插形成，第一金属层与位线的结构一一对应，两者用连接孔相连，如图5（a）和（b）所示。两个结构通过第二金属层和通孔连接到铝垫。栅极和衬底分别通过切割道的其他铝垫连接出来。
　　
　　依照WAT测试方法， 量测漏极电流，在Vd = 0~7V的测试范围内，若漏极电流小于 1μA，则测试通过。图6（a） 结果显示，当 Vd=2.45V 时，漏极电流大于1μA，表明在源极与漏极有很大的漏电流，同时还发现栅极和衬底之间也有漏电流存在。图6（b）显示，在电压近3.5V 的时候，栅极与衬底之间也有很大的电流通过。由此可见，漏电有两种可能的原因：1）结区掺杂有问题，2）栅氧层有缺陷。事实上，通过定位分析后再做物性分析，是很难发现栅氧的问题，这是因为栅氧层会在定位分析时击穿，无论是光发射显微镜（EMMI） 还是激光光束诱导阻抗变化（OBIRCH ）分析，都会导致同样的结果。所以，直接分析衬底表面特征将更加有助于找到器件失效的原因。
　　
　　与第一个案例分析不同的是，一开始我们并不知道失效的位线到底是哪条。所以需要先用电性的方法定位。图7是用EMMI定得到的位分析结果。失效点定位后，与先前的去金属层和钝化层的方法一致，先剥层至第一层金属层。由于第一金属层是与位线一一对应的，所以第一金属层之间的漏电也会表现为位线之间的漏电现象。为此先观察第一金属层的结构，如图5（a）所示，第一金属层没有短接现象。接着，按照案例一分析中相同的腐蚀方法，将样品剥层至衬底。我们同样发现位线与栅氧边界不平整，同时在边界上还观察到许多的位错坑， 如 图8 所示。
　　
　　 由以上的观察结果可以判断，Ioff 失效是由这两个原因引起的：1）高密度的位错表明衬底存在晶体缺陷，衬底与氧化层之间的缺陷会导致氧化层中的陷阱电荷增加，这就解释了在 Vd 增加到近3.5V 时，有电流通过栅极与衬底，导致了 Ioff 失效。2）与案例一中观察到的现象一样，栅氧边界与位线的界面不平整也会导致 Ioff 变大。造成晶体缺陷和位线界面的不平整是由掺杂工艺中温度、剂量或是能量的偏移造成的。
　　
　　2结论
　　
　　由以上两个案例中关于 BL 相关的 WAT 参数的分析可以看到，尽管造成他们失效的原因不一样，然而BL 失效现象是一样的：衬底的晶体缺陷和位线界面不平整。对于这一类失效分析案例，不用传统的结截面形貌方法来观察，而是通过间接剥层法，溶解栅氧化层来去除多晶层后观察衬底的表面形貌来发现 BL 失效的原因。由于溶解栅氧化层选用了对衬底没有损伤的溶液，一方面，可以有效的显现整个衬底的原始形貌，给出正确的分析判断依据，另一方面，这种方法还具有低成本、快速的特点。
　　
　　参考文献
　　[1] Josef Willer， Christoph Ludwig， etc， “110nm NROM technology for Code and Data Flash Oroduct” 2004 Symposium on VLSI Technology Digest of technical paper [M]， 76-77
　　[2] Boaz Eitan， Paolo Pavan， etc， Can NROM， a 2-bits， Trapping storage NVM cell， Give a challenge to a real floating Gate Cell? International Conference of Solid State Device and Material [M]， 1999
　　[3] 李琛，魏文，等，针对 NROM 器件字线失效的特定电性分析方法，半导体制造[J]，2008， 30-32.
　　[4] 姚立真，可靠性物理[M]，北京：电子工业出版社， 2004， 228-229
　　
　　作者简介
　　陈险峰，硕士，主要从事晶圆级芯片的失效分析。
　　陈文桥，硕士，先后从事Spice Modeliong建模，闪存器件的研发和失效分析的工作。