一种有效减小芯片面积的CIC,DF的分析与设计 气相峰面积突然减小

　　摘要:文章阐述了梳状数字滤波器的基本工作原理,分析了梳状滤波器的基本结构,提出了一种简单的级联积分梳状数字滤波器(cascade integrated comb digital filter,CIC DF) 的实现方法,减小了芯片的面积。描绘出了系统的信号流图,并对信号流与控制流的工作时序进行了详细的分析说明。在此基础上,运用MATLAB系统工具建立了系统的模型,并完成了系统仿真验证。在电路级完成了verilog语言描述,同时运用modelsim对电路进行仿真验证。
　　关键词:数字抽取滤波器;积分器;微分器;滑动平均;梳状滤波器
　　Abstract: In this article, the principles of the comb digital filter are described, the basic structure of comb digital filter is then be analyzed. A simple design method for CIC DF is also presented. To reduce using space of the chip. The system is described with the analysis and illumination in detail.Basis on that, the system model is also established by MATLAB system Tool. In RTL-level, Verilog coding of CIC DF is made. At the same time, the simulation and of the whole circuit are accomplished through the software of Modelsim.
　　Key words: digital decimation filter;integrator;differentiator;moving average;comb filte
　　
　　 ∑ΔADC在目前大多数混合系统中占有非常重要的地位。∑ΔADC由两个主要的部件构成:一个模拟∑Δ modulator(调制器)和一个数字抽取滤波器(digital decimation filter)。数字抽取滤波器的主要作用是滤除可能引起混迭的带外噪声,其次,它能够将前级调制器过采样的高速率数据降低至Nyquist频率,同时提高数据的分辨率(字长)。这一过程就是抽取(decimation)。所谓梳状滤波器(comb filter),该名称来自于其幅频响应的特点,对于一个长度N=24的梳状滤波器系统的抽样频率fs=48KHz,那么其幅频响应过零点将是2KHz及其整数倍的谐波,如图1所示。
　　 这对于去除工频以及谐波的干扰是非常有利的。选用梳状滤波器还有其他的好处,它不需要乘法器,而且所有的系数都是1,不需要存储单元来存放系数,另外,对于不同长度的梳状滤波器,由于其结构规整,易于调协,也是比较容易由同一个梳状滤波器来转换实现的。
　　本文所涉及的梳状滤波器的设计,可应用于电力测量领域∑ΔADC中,其工作在中速条件下,满足高精度低功耗的要求。本滤波器的设计主要从精度和功耗的角度出发。此外,一种新的硬件实现形式在这里提出来,有效的减小了芯片的面积。文章先对梳状滤波器的工作原理进行了推导,详细的分析系统幅频特性,在此基础上,对于有效减小芯片面积的硬件实现方法给予了详细说明,最后对系统的功能特性进行了验证与仿真。
　　
　　1梳状滤波器模型的建立
　　
　　 一个长度为N的一阶梳状滤波器的冲激响应和传递函数如下:
　　 h(n)=10≤n≤N-10其他
　　 H(z)=■Z■=■
　　 在时域内对应的基本表达式为:
　　 y(n)=x(n)+x(n -1)+......x(n -N +1)
　　 这个FIR(有限冲激响应)系统的信号流图如图2所示。
　　 其中Z-1表示单位延时。显然,其输出为前N项之和(每一项的系数都是1),最终实现了滑动平均(MA)的功能,所以又称为滑动平均滤波器。滑动平均滤波器的幅频响应的包络为sin(x)/x,也被称为sinc函数滤波器。
　　 简单的一阶梳状滤波器主要由三个功能单元组成:积分器,抽取器和微分器。系统连接关系及响应如图3。
　　下面对各个部分给以简要说明:
　　 a)积分器
　　 时域传输函数:
　　 y(n)=y(n-1)+x(n)
　　 对应的Z变换:
　　 Y(z)=z-1Y(z)+X(z)
　　 得到积分器Z域的传递函数:
　　 H(z)=■ =■
　　 数字积分电路实际上就是累加器,用来累加和存储输入数据。可以表示为:
　　 b)抽取器
　　抽取器的作用是每隔N个采样,把积分器的输出传送给微分单元进行相应的运算,简单的实现方法是用分频时钟来控制采集(每隔N个输入数据的采样)数据,然后放入相应存储单元中,需要注意的是抽取器的时钟与积分单元和微分单元时钟的配合问题。
　　 c)微分器
　　 时域传输函数:
　　 y(n)=x(n)-x(n -1)
　　 对应的Z变换:
　　 Y(z)=X(z)-Z -1X(z)
　　 得到微分器Z域的传递函数:
　　 H(z)=■ =1-z -1
　　 数字微分器的输出是当前输入与上一次输入之差。系统模型如图7。
　　 数字微分器要做减法运算,这一过程可以通过简单把输入信号通过反相器,然后再做加法运算来实现。
　　 d)把抽取部分和微分部分结合起来,可得到梳状频谱。由图9可以看出,梳状响应可以很好的起到陷波作用,但是同时也影响到了基带内的信号,所以前级的积分器是不可或缺的。
　　 值得注意的是一阶梳状滤波器结构简单,但是噪声抑制能力有限,可以采用多级(multi-stage)级联结构来获得理想的性能。级联梳状滤波器sinc3传递函数为:
　　 H(z)=■h■Z■=■Z■■
　　 其中M是滤波器的阶数(order),N代表抽取因子,hi是系统的冲激响应。在时域将其展开为输出递归方程(N=8):
　　y(n)=x(n)+3x(n -1)+6x(n -2)+10x(n -3)+15x(n -4)+21x(n -5)+28x(n -6)+36x(n -7)+42x(n -8)+46x(n -9)+48x(n -10)+48x(n -11)+46x(n -12)+42x(n -13)+36x(n -14)+28x(n -15)+21x(n -16)+15x(n -17)+10x(n -18)+6x(n -19)+3x(n -20)+x(n -21)
　　由表达式可以看出,有限冲激响应的抽样响应(hi)满足对称性,该滤波器具有线性相位[1]。
　　 基于以上讨论,很容易得到级联滤波器的结构,即级联积分梳状数字滤波器(CIC DF)。
　　 图10中的加法符号对应一个加法器电路。可见,加法器是整个系统的主要运算单元,而且对于这种直接串联的形式,每一级都包含有执行相同功能的加法器单元,结果是增加了功耗,造成芯片面积的浪费。一种有效的做法是整个硬件电路只用一个加法电路单元,当数据在不同级(stage)之间流动时,由外部信号控制调用加法器,完成本级积分或微分运算。这种高硬件利用率的方法,显然不会影响电路功能的执行,而且减小了芯片的面积。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文 　　
　　2硬件实现方法
　　
　　基于以上的思想,为梳状滤波器的提供了一种新的实现方式。可以将梳状滤波器硬件分成以下几个部分:
　　 1, 加法器:sinc函数运算的主体。
　　 2, 存储单元组:用于存放中间值和输出值。
　　 3, 钟控电路:控制存储单元存储数据。
　　 4, 选控电路:选择存储单元组中的数据送入加法单元。
　　 调制器输出的数据(通常为0或1的量化序列)在被滤波器系统采集前,通常要进行编码预处理,把0或1转换为相应的二进制补码形式,目的是为了有效的防止数据溢出[2]。可以采用专用的编码扩展电路来实现,也可以把变换镶嵌在运算主体部分实现,以有效缩减面积,此外这种做法减少了工作在高频部分的器件数量,减少了系统的功耗。
　　 由图11 可以看出,数据在系统内部主要是在加法单元和存储单元之间进行传输流动的,只要设置合适的控制信号(这些控制信号相当于连接sinc函数不同级(stage)的路由开关),再配合合适的CP来控制存储器(一般由D触发器实现)存储相应的输出数据,这样就提高了加法器的利用率。
　　 在积分阶段,数据被采样进入integrator,首先,开关ch1,ch2(ch2控制着reg1, reg1中存放着上一次积分运算的值,因为要进行累加运算) 闭合,数据进入加法器完成一次积分(stage 1)运算,此时,开关cp1闭合,把结果存入reg1。完成一次积分运算后,开关ch1打开,ch2和ch3同时闭合,reg1和reg2中的数据同时送入加法器完成二次积分(stage2)运算,此时,开关cp2闭合,新的结果存入reg2中。三次积分(stage3)的运算过程同上,开关ch3,ch4闭合把存储值送入加法器,cp3闭合,积分结果放入reg3。至此,完成了三次积分(sinc3)操作,最后输出y(n)。图中的chx开关由选控电路实现,cpx开关由钟控电路实现。可以看出,chx和cpx时序的配合是整个系统功能实现的关键。选控和钟控时序如下所示(chx低电平有效,cpx时钟上升沿有效):
　　 抽取功能的实现是把积分部分的结果存储在带有时钟控制的D触发器中,这个控制时钟的跳变频率决定着抽取率。
　　对于微分器的执行,可以采取与积分器相同的方式。具体的做法是由存储单元送出的值经过一次反相之后才传送给加法器。需要注意的是,微分器的时钟是积分器时钟频率的1/N(积分器结果要经过1/N抽取后才送入微分器进行运算)。
　　
　　3系统验证与仿真
　　
　　 验证三级级联积分梳状滤波器系统响应的“等效”模型(matlab)如图16所示:
　　 系统的幅频响应:
　　 系统的参数指标:
　　 通带截止频率:1050Hz
　　 阻带截止频率:1.8E+5Hz
　　 信号在阻带内的衰减:>120dB
　　 分别选取800Hz (位于通带)和200kHz(位于阻带) 的正弦信号加入输入端 。
　　 如图19所示,从输出端结果可以看出,该系统完成了对阻带内高频信号的滤除。
　　
　　4电路描述与仿真
　　
　　 级联滤波器的部分verilog 源码:
　　A)积分运算部分:
　　always @(posedge clk)
　　begin
　　if(rst == 1"b1)
　　integrator_1 本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文