一种高电源抑制比的LDO电路的设计 教你三步看懂电路图

　　摘要:电源抑制比(PSRR)反映的是电路对电源噪声的敏感程度,在电源管理电路中是极为重要的性能指标。总是希望有高的电源抑制比来抑制电源噪声对电路的影响。低压差线性稳压(LDO)电路中这个指标尤为重要,本文将设计一款具有高电源抑制比的低压差线性稳压器。
　　关键词:电源抑制比;低压差线性稳压器;电压增益;频率补偿
　　
　　Design of A Low-dropout Regulator with High PSRR
　　
　　YUAN Xiao-bo1,XU Dong-ming1,2,XIE Qing-sheng2
　　(1. Department of Information and Communication Engineering,Xi’an institute
　　of post and telecommunication,Xi’an710061,China;
　　2.Xi’an Supermicro Electronics Co.,LTD,Xi’an 710061,China)
　　
　　Abstract:Power supply rejection ratio(PSRR)is one of the most important performance indexes in power management circuit, which reflects the sensitivity of the circuit to the power noise. To restrain the influence of the noise of the circuit, a high PSRR is needed. A low-dropout regulator with high PSRR is presented in this paper.
　　Key words: PSRR; LDO regulators; voltage gain; frequency compensation
　　
　　1引言
　　
　　随着电子产品的不断发展,电源管理解决方案不断追求高效率、小面积、低成本。而LDO(Low Drop out)线性稳压器由于具有结构简单、成本低廉、低噪声、低功耗及较小的封装尺寸等突出特点,已广泛应用于各种移动电子系统中,如笔记本计算机、蜂窝电话、寻呼机、PDA等。它能够大大地降低输出晶体管的饱和电压,使得输入电压可以非常接近输出电压,从而降低了功率消耗,延长了电池寿命。
　　本文对典型LDO电路的PSRR进行了分析,并在此基础上设计了一种具有高增益和高PSRR的LDO电路,并采用miller补偿技术使电路具有高的稳定性和瞬态响应[1]。
　　
　　2传统LDO电源抑制比分析
　　
　　如图1是简单的LDO模型。本文将先对这个模型进行分析,然后在此基础上进行设计。首先对公式中出现的参数进行介绍:Av是LDO的开环增益,β是反馈系数,Zo是输出到地的等效电阻,Zo-reg是反馈环路的输出电阻, Ro-passs是Mp的输出阻抗。由图1可以得到:
　　 根据《CMOS模拟集成电路设计》中所提出PSRR的计算方法,如图2所示的简单等效模型,PSRR[2]可以写为:
　　由式(3),对以下情况分析:
　　DC及低频时的PSRR:在低频时环路增益很大,因此可以不必考虑Zo,可以得到式(4):
　　中频时的PSRR:从误差放大器主极点开始到LDO环路增益下降到1(即到单位增益频率)这段中频范围内,可由Av-ac(Av-ac是电路的交流小信号增益)代替Av:
　　 由式(5)可以看出PSRR会在第一个极点开始下降并且会一直下降,直到单位增益频率(UGF)。原因在于环路输出电阻随频率的增大而减小。
　　高频时的PSRR:ZCo在高频时开始小于RL,PSRR可写为式(6):
　　 当频率更高时:ZCo可认为AC短路及Co很小,可以得到式(7):
　　 从上面的典型LDO分压模型来描述LDO的PSRR,可以知道LDO环路响应主极点后PSRR开始下降,随后PSRR由环路增益、单位增益频率、输出极点以及寄生电阻(ESR)零点决定。PSRR的带宽是以牺牲直流PSRR为代价的,但可以通过采用两级放大器以得到高增益和理想的带宽。下面将对实际电路增益的频率响应进行分析,以达到高的PSRR和带宽。
　　
　　3改进型LDO电路设计
　　 误差放大器设计的难点是频率补偿。一般的误差放大器都是多极点结构,为了使系统稳定,并提供快速的环路响应,必须对电路进行频率补偿。传统的LDO设计是通过用外接电容的串联电阻引入一个零点,来抵消一个极点的办法来达到环路稳定[3]的。但是传统的LDO频率补偿有以下几个缺点:首先,由于主极点值与负载电阻成正比,所以输出电流的变化会改变环路带宽;其次,输出电容的寄生电阻容易受温度等的影响,使得零点与极点的抵消失效,所以稳定性变差[4]。
　　针对这些缺点,本文提出了一种动态Miller频率补偿结构,图3是其电路结构图。Vfb 是反馈信号,Vref 来自带隙基准,第1级用为误差放大器;第2级也是一个放大器,增加电路环路增益,使电路能驱动阻值低的负载;采用PMOS 晶体管Mp作为调整管是输出级,来提供足够低的输入输出压差;输出直接反馈到误差放大器输入端。
　　其中电流采样电路是由Mp、Mps、M1、M2组成的,设计时M1的偏置电流很小而M2的W/L很大,使得M1和M2都工作在亚阈值区附近,因而VSG_M1≈VSG_M2≈VTH,采样管M2的漏端电压等于输出电压Vout。因此Mps和Mp的源漏栅电压均相等,所以此采样电路有很高的采样精度。
　　在图3中,晶体管M8工作在线性区,可以看成一个阻值随负载电流变化的线性电阻。假设其等效电阻为rM8,则rM8、Rc和Cc可以在误差放大器的开环传递函数中产生一个随负载变化的零点,这个零点可以用来抵消同样随负载变化的输出极点。而Miller电容C的极点分裂作用可以将主极点移到第1级的输出上,并把一个附加极点推向高频。Cc和CM是补偿电容,在这里附加电阻Rc是因为单独的rM8不能提供足够大的电阻来补偿和抵消输出极点。
　　忽略电路中的次要寄生参数,从上面的LDO简化电路图可以得出总的电压增益以及每一级的电压增益,如式(8)、(9)、(10)、(11)。Av是电路的总增益,三级放大器的增益分别用A1、A2、A3表示,它们的跨导则分别用gma、gmd、gmp表示,前两级的输出电阻为Roa和Rod。
　　随着负载电流的增大电路增益降低。
　　需要说明的是,此电路设计中输出外接电容Co和等效串联电阻较小,在此基础上分析电路可得到以下结果,有三个极点以及两个零点:
　　通过对电路的仔细设计,把P3推向高频;用rM8,Rc和Cc在误差放大器的开环传递函数中产生一个随负载变化的零点Z2,Z2可以用来抵消同样随负载变化的输出极点P2。这样可以得到一个稳定的环路响应。仿真波形如图4,在负载为10 mA和100 mA时相位裕度[5]都为55°左右,带宽大于100 kHz。
　　 通过对LDO的增益的频率响应和PSRR分析,可以得到以下结论:本文采用的三级运放能够得到高的增益的同时又保证了足够的相位裕度,因此可以达到较高的PSRR,PSRR和增益的关系由下图5可以看出:在低频时可以达到90 dB的PSRR,和环路DC增益相当(电路中输出直接反馈到输入端,也就是说反馈系数β为1,这样又提高到电路的低频PSRR),当到UGF时PSRR为最低,随后有稍许好转。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文 　　 当LDO为数字电路供电时,由于数字电路工作状态不断发生变化,导致LDO负载电流的变化。LDO 的输出电压也会产生瞬时的跳变上冲(或下冲) ,也就是产生超调现象。这是由于负载的跳变,这里就引入了负载调整量的问题。本文所提出的电路因为有较好的频率响应,以及附加了额外的电路来增大调整管的充放电电流(这部分电路未在电路图中给出),使得电路能够这里不做详细的讨论,只给出仿真结果。
　　图6是在1 ns时负载电流Iout=100 mA ~ 1 mA电路的瞬态响应,可以看到输出电压仅有25 mV的跳变并且没有振铃现象。图7是在1 ns时负载电流Iout=1 mA ~ 100 mA电路的瞬态响应,输出电压的跳变也仅有35 mV。
　　
　　4结论
　　
　　本文以设计输出电流为100 mA的高稳定、高电源抑制比线性稳压器LDO为目标,采用了三级放大器结构来增大环路增益,利用工作在线性区的MOS管具有的压控电阻特性,构造零点跟踪电路以
　　(下转第87页)
　　抵消随输出电流变化的极点,并采用了改进型的Miller补偿方案使电路系统具有55°的相位裕度。通过对LDO的PSRR分析,在此基础上实现了较高的PSRR和较好的带宽。
　　
　　参考文献
　　[1]陈东坡,何乐年,严晓浪.一种低静态电流、高稳定性的LDO线性稳压器[J].电子与信息学报,2006,Vol.28,No.8:5-8.1527-1529.
　　[2]Phillip E. Allen.《CMOS模拟集成电路设计》[美]. 北京:电子工业出版社,2005,252.
　　[3]Kwok K C, Mok P K T. Pole-zero tracking frequency compensation for low dropout regulator. IEEE International Symposium on Circuits and Systems, Arizona: Scottsdale, May 2002, vol. 4: 735-738.
　　[4]Rincon-Mora G A, Allen P A. A low-voltage, low quiescent current, low drop-out regulator. IEEE J. of Solid-State Circuits, 1998, 33(1): 36-44.
　　[5]Leung K N, Mok P K T. Analysis of multistage amplifier-frequency compensation. IEEE Trans. on Circuits Syst. I: Fund. Theory Appl., 2001, 48(9): 1041-1056.
　　
　　作者简介
　　袁晓波,硕士研究生,研究方向:通信专用集成电路与系统设计;
　　徐东明,教授,硕士生导师,主要从事集成电路设计与研究;
　　谢庆胜,西安深亚电子有限公司工程师。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文