[系统级封装技术及其应用] 发光二极管pcb封装

　　摘要:本文介绍了系统级封装技术及其兴起背景,对比了与SoC的异同。通过分析系统级封装的技术特点,阐述了其优势;分析了系统级封装的成本构成和特点。本文从集成电路产业链整合的观点,分析了国内系统级封装的机遇与挑战;以长电科技为例,介绍了系统级封装在设计、制造上的关键技术与当前的能力,并分析了未来的趋势和挑战。本文还对当前的系统级封装产品与应用领域做了详细介绍。
　　关键词:系统级封装技术;系统级封装工艺;系统级封装设计;系统级封装产品
　　
　　System in Package Technology and the Application
　　
　　Jeff Chen,Jacky Zhang,Tony Li,Wolly Wang,Kevin Gao
　　(JCST.Co.Ltd, Jiangyin 214431 China)
　　
　　Abstract: This paper introduced System in Package technology and the background, made a deep comparison with SoC technology. The advantages of SiP technology are demonstrated by analyzing the technical characteristics. The BOM constitution and cost characteristics of SiP are also analyzed. This paper analyzed the opportunities and challenges of domestic SiP industry in the point of view of IC industry integration, introduced the key techniques and the current capability in SiP designing and manufacturing, taking JCST as a example, and also analyzed the potential trends and challenges. This paper also gave a detail introduction of SiP products and the application.
　　Keywords: System in Package technology; System in Package process; System in Package designing; System in Package product
　　
　　1引言
　　
　　 封装技术大致每十年更新一代,从第一代插孔元件、第二代表面贴装、第三代面积阵列到当今第四代芯片封装,封装承包商和芯片制造商紧密合作,研究和开发了若干种先进的封装和测试技术,以满足不同领域的需求。这些不断涌现的封装新技术为系统级封装技术( System in Package, SiP)的实现奠定了坚实的基础[1]。所谓系统级封装,是指将多个具有不同功能的有源组件与无源组件,以及诸如微机电系统(MEMS)、光学(Optics)元件等其它元件组合在同一封装中,成为可提供多种功能的单颗标准封装组件,形成一个系统或子系统[2]。
　　
　　2SiP兴起背景
　　
　　 2.1 摩尔定律的挑战与SoC的局限
　　早在20世纪90年代后期,SiP的观念就已在欧美半导体业界萌芽,而此时SoC设计开始在集成电路业内兴起。SoC与SiP的目标均是在同一产品中实现多种系统功能的高度整合,前者是利用半导体前段制程的电路设计来完成,后者是利用后段封装技术来达到,从根本上讲两者殊途同归。由于基于CMOS工艺的集成电路技术的进展日新月异,SoC的发展随着摩尔定律的脚步不断演进[3],发展速度远快于SiP,成为大量集成电路解决方案的主流设计技术,SiP的发展受到限制。
　　随着集成电路技术沿摩尔定律发展至深亚微米工艺节点,SoC的发展面临极大的瓶颈。首先,SoC的设计方法学、设计工具、设计验证等设计挑战日渐加剧,研发时间往往长达一年半以上,这在竞争激烈的集成电路产业是非常不利的;其次,SoC所需研发费用和研发风险急剧增加,为SoC的发展限制了很高的门槛;再次,由于设计方面和集成电路工艺方面的限制(如采用GaAs和SiGe等技术),SoC在射频电路、传感器、驱动器,甚至无源元件等异质元件整合上面临巨大的困难。而随着消费性电子与移动通讯产品需求的快速增长,相关电子产品功能整合日趋多样(个性化、客户定制化),在外观设计薄型化与产品开发周期日益缩短等双重压力下,SoC由于其本身的技术瓶颈,很难面面俱到,因而使得兼具尺寸与开发弹性等优势的SiP技术跃然而起。并且自深亚微米、超深亚微米工艺节点开始,集成电路工艺技术沿摩尔定律持续发展本身也遭遇了诸多困难,更突出了SiP的重要性。
　　
　　 2.2 集成电路产业链整合的背景与封测行业的机遇
　　除了台积电外,封测大厂如日月光(ASE)、艾克尔(Amkor)与矽品(SPIL)等,也已将SiP列为未来技术发展主轴;英特尔(Intel)更成功运用此一技术在其四核心处理器产品的开发上,顺利抢得市场先机;与此同时,包括瑞萨(Renesas)、意法半导体(STMicroelectronics)、飞思卡尔(Freescale)、英飞凌(Infineon)等国际整合元件制造商(IDM),亦已大量采用SiP技术发展各种高整合度解决方案[4]。因此对于国内半导体产业,尤其是对于封装企业来说,掌握SiP封装技术产品的研发和应用将会带来前所未有的一次发展,是拉近和国际一线企业之间差距的最好机会。
　　随着SiP封装技术的出现,封装测试业在整个半导体产业链上的地位有了明显的提高,越来越被重视,从以前的从属地位慢慢转变成关键地位,对最终产品开发的成败起到关键作用;SiP技术在最近五年左右的时间才得到广泛的推广和应用,因此对该项技术的认知程度和应用上我们与国际公司的差距没有想像的那么大。
　　
　　3SiP的优势
　　
　　 SiP与SoC的目标均是在同一芯片中实现多种系统功能的高度整合,前者是利用半导体前段制程的电路设计来完成,后者则是仰赖后段封装技术来达到,两者殊途同归。SiP的实现方法是采用微互连技术将不同集成电路工艺技术制造而成的若干裸芯片和微型无源元件集成在同一个小型基板(Substrate)上,形成具有系统功能的高性能微型组件。以下分别阐述SiP相对于SoC技术或者其它封装技术的优势。
　　
　　 3.1 广泛的应用领域和设计弹性
　　SiP 可以作为一块标准单元用于PCB 组装,也可以是最终的电子产品。与传统的芯片封装不同,SiP 不仅可以处理数字系统,还可以应用于光通讯、传感器以及微机械MEMS等领域,在计算机、自动化、通讯业等领域得到广泛的应用。SiP可以灵活而及时地对个别芯片或器件进行升级换代,因此可以缩短IC设计周期,降低设计费用,减少芯片测试时间。SiP 产品设计弹性大,开发时间快速,开发成本低,整合密度高,尺寸小,并使用更少的系统电路板空间,让产品设计拥有更多的想像空间。
　　
　　 3.2 改善电磁干扰(EMI)与信号完整性(SI)
　　系统总线传输数据的带宽与时钟频率f、数据宽度W 成正比。一般来说,当功能整合愈复杂时,芯片尺寸相对愈大,造成内部信号线路在进行全局布线(Global Wiring)时路径太长,信号传递过久的情形,且容易产生电磁干扰现象。与板级连线相比,SiP 封装内裸片间的互连引线长度更短,这有效减小了系统的互连线延迟和串扰,降低了容抗,使器件能够工作在更高的工作频率,从而有效提高了带宽。裸片间较短的互连还会带来一些潜在的好处:裸片的I/O 输出不必采用强驱动设计,使用小功率的I/O缓冲器就可保证裸片间传输信号的完整性,因此可以采用更低的工作电压,从而进一步减小了器件的功耗。此外也可以减少为屏蔽高速信号管脚引起的寄生电容和寄生电感而引入的电源和接地引脚,减少了和PCB 间的I/O 管脚数量。
　　
　　 3.3 简化元件采购,改善终端产品制造效率
　　电子类终端产品的功能是系统性的体现,由若干个电子子系统或子模块构成,因此子模块数量越少,其元件采购流程越简单,且相应的制造效率也越高。SiP技术类产品本身是具有系统或子系统的功能,当其应用于电子类终端产品时,无疑会极大地简化元件采购流程,改善其制造效率,并且更加符合消费类电子产品轻、薄、短、小的需求。
　　
　　4SiP的成本
　　
　　SiP相对于SoC在成本上具有诸多争议。SiP一般使用多层结构的BT材质的基板作为封装的载体,加上各类元件组装、芯片组装及整个封装产品的测试费用,从封装制造的角度来说其成本比封装单芯片的SoC产品高。但SiP产品开发时间较SoC大幅缩短,在很多新产品的开发上,时间就是金钱;透过封装产品的高度整合可减少印刷电路板(PCB)尺寸及层数,降低整体材料清单(BOM)成本,大大减少了终端产品的制造和运行成本,提高了生产效率;SiP使用更少的电路板空间,让终端产品设计拥有更多想象空间,可以使终端产品做的轻、薄、短、小,具有时尚个性化的外观设计,增加产品的附加值,从产品销售的角度来看,SiP产品价值较SoC高出许多;并且SiP较SoC具有更小的设计、制造风险和更低的门槛,对于企业来说,这也是无形中的成本优势。
　　
　　5SiP、SoC和SoB技术的比较
　　
　　SiP、SoC和SoB的关系,可以用图1形象的说明。
　　 归根结底,SiP仍须以SoC为发展基础,技术上,两者相辅相成,但应用上,双方则是各善其长。换而言之,只要SoC持续发展,SiP就可基于新的SoC让整合度更上一层楼。
　　
　　6国内SiP发展现状
　　
　　上文所述,SiP产业依靠整个半导体产业链的配合。相比于国外和台湾地区,中国大陆半导体产业起步较晚,目前整体水平仍有差距,面对国外和台湾地区的行业竞争,压力较大。半导体产业是国家重点扶植的产业,发展较快。当前的状况对国内的封测产业来说,既是机遇,也是挑战。
　　长电科技股份有限公司是封测行业中内资企业的指标性企业,于2005年筹备SiP产业设施与人力团队,从事SiP技术与市场的研究,协助相关业者了解SiP技术的优点并凝聚产业合作的共识,通过与各大系统设计公司、芯片制造商的紧密合作,并且利用自身在封装领域的强大技术优势加大科研投入,在国内企业中脱颖而出,使国内SiP领域的发展取得质的飞跃。下文以长电科技为例,介绍SiP产业的关键技术和当前的能力与挑战。
　　
　　 6.1 关键工艺介绍与当前工艺能力
　　 6.1.1 晶圆磨划
　　对于存储类产品,若要在规定的尺寸内集成最大化的存储容量,芯片堆叠是必需的,这就必须最大化的减小芯片厚度。晶圆减薄工艺中最大的问题是碎裂。目前长电科技的晶圆减薄工艺能力是能将12英寸晶圆减薄至25μm。
　　随着集成电路工艺技术的持续进步,铜互连工艺中使用低介电常数(Low-K)介质,此类晶圆称为Low-K晶圆。由于Low-K晶圆材料和物理特性,其在磨划中较传统晶圆容易出现诸如分层、崩角等问题[5]。Low-K晶圆的磨划将是未来一段时间内的趋势与挑战。
　　 6.1.2 先进的装片技术
　　SiP 3D封装强调芯片的多芯片堆叠,可堆叠不同类型、不同厂商的多种芯片,包括闪存(Flash)芯片、数字 ASIC芯片及RF芯片等,解决了SoC所遇到的麻烦。它为便携式电子产品小型化、多功能化、低成本化和快速多变化提供了一条有效的途径。因此,大尺寸、超薄厚度芯片的堆叠装片技术是实现高密度系统封装的重要基础,是不可或缺的关键工艺技术。而芯片堆叠技术中关键的一环是FOW技术[6](图2)。
　　 多种结构芯片堆叠技术主要有载板芯片堆叠装片技术、“Spacer Die”式芯片堆叠装片技术、“金字塔”式芯片堆叠装片技术和“台阶”式芯片堆叠装片技术(图3)。
　　 6.1.3 高密度互连形成
　　引线键合技术[7]是形成高密度互连的基础。通常SiP产品中需要在有限的空间中集成数颗尺寸大小各异的芯片,一般都会采用芯片堆叠的封装工艺,同时此类产品中芯片的压焊点间距非常的小,压焊点的数量非常多,因此这类产品的焊线技术比传统的封装产品有着更高的要求;为了实现多层堆叠芯片的金线焊接工艺,提升焊线工艺的稳定性和确保产品成品率的稳定,采用芯片间金线串连的焊线技术必不可少;在一些超薄塑封体的产品中,为了避免金丝露出塑封体表面,需要严格控制芯片的金线弧高,因此稳定的低弧度金线倒打工艺是确保成品率的关键焊线技术;为了满足压焊点间距达到45～60微米、压焊点开口尺寸小于45微米的芯片的焊线工艺,需要开发超密间距劈刀的小球径焊线工艺。当焊线的层数增加时,不同线环形层之间的间隙相应减少,需要降低较低层的引线键合弧高,以避免不同的环形层之间的引线短路,因此必须采用高密度立体多层焊线技术。以上几种高密度互连技术如图4所示。
　　 随着半导体行业的竞争日趋激烈,降低制造成本是企业提高竞争力的有效且必要的途径之一。封测行业的制造成本中很重要的一环是用于连接芯片与基板所用的金线成本。采用铜线键合技术[8]可以减少这一成本,提高产品的竞争力。但是铜线键合技术由于尚未成熟,目前仍有诸多挑战。
　　6.1.4 倒装芯片应用的金属突点与RDL
　　 消费类与通信类电子产品多数需要高速芯片与射频芯片,此类芯片多以倒装芯片(Flip Chip)的形式封装[9],以减小由于信号传输路径过长而引起的不必要的延迟,以及由于引线键合而引入的多余的电感,改善信号完整性与电磁兼容性。倒装芯片也可以应用于SiP中,其原理是通过芯片焊盘的再分布层(RDL,Redistribution Layer)[10]重新布局芯片的焊盘,并且通过在再布局后的焊盘上形成金属突点的形式,使得芯片可以倒装在基板上。在某些特殊的芯片堆叠情况下,可以通过RDL技术制造载板芯片,为特殊的堆叠提供可行性。
　　
　　 6.2 SiP设计
　　现代的封装结构已变得越来越复杂,芯片的速度也变得越来越快,封装设计变得越来越重要。封装生产前需要进行大量的设计工作,如封装种类的选取、叠层的设计、布线设计、芯片与封装结构的连接及可制造性分析、电性能及其它物理性能的分析等。一个良好的封装布线设计,不仅能够保证系统信号在发送端和接收端都具有较高的信号质量,而且能够保证系统在时序上也能满足设计要求。
　　由于深刻意识到封装设计能力对于SiP封装产品的重要性,长电科技于2007年7月建立了自己的设计团队,目前拥有封装设计工程师20余人,积累了两年的SiP封装产品的设计开发经验,协同各类客户成功开发产品100余款。SiP封装设计能力的建立,标志着长电科技由传统制造密集型企业逐步转向设计和产权密集型封装企业。长电科技的SiP设计流程如图5所示。
　　 随着消费类和通信类电子产品对性能和功能的更高及更多样化的需求,SiP封装面临诸多的挑战,其中最突出的是含有射频芯片的情况[11]。包含有高速数字芯片、存储芯片、射频芯片的SiP封装产品越来越多,此类产品需要在IC设计阶段即考虑封装因素,即采用芯片-封装协同设计的方式,以期取得最佳的性能、最短的设计周期,并且为取得产品的最大成品率打下基础。业界对此类产品在设计方法学上仍在探索阶段,且此类产品的设计需要强大的EDA工具支持,目前是整个业界的核心课题。
　　
　　7SiP产品的市场状况
　　
　　随着“后PC时代”的到来,以“3C”为主体的电子产品将会更多地采用SiP形式。在国内市场,一方面随着“3G”的深入普及,更多具有概念性的业务在逐步开展,SiP是此类概念性电子产品的首选形式;另一方面,数字电视(DTV)、CMMB等业务在国内逐步开展,与“3G”结合,将会推出更多的电子产品种类,为SiP提供更多的发展空间。
　　长电科技目前开发的产品已经涉及大容量存储、移动支付、移动身份认证、地磁传感器、加速传感器、射频+ 基带模块等诸多领域;其产品类型涉及MicroSD卡、MiniSD卡、 SD卡、LGA、 BGA、 USB模块、其它特殊模块等。长电科技在SiP领域的突破充分证明:只有合作共赢才能完善SiP的产业链,建立SiP的良好发展环境;只有在技术领域的勇敢开拓才能拥有SiP市场的主动权。图6所示是长电科技的SiP产品路线图。
　　SiP封装技术和产品有着非常广阔的应用和市场前景,现阶段国内SiP封装产品的需求已经来势汹汹,日渐迫切。SiP封装产品及应用的大量推出,将会对未来信息社会的社会形态和人们的日常生活方式造成巨大的影响。SiP产品的短小轻薄、开发弹性及优异的异质整合能力,使其在移动电子消费品市场快速崛起,并逐渐受到半导体业者重视。未来,随着电子产品对嵌入式存储器需求日增,及高频设计讯号品质的要求,SiP仍将持续维持高度成�态势,并成为SoC之外,IC设计的另一重要取向。
　　
　　8总结
　　
　　SiP封装技术给国内半导体产业、尤其是封装企业带来了一次前所未有的发展机会,标志我国封装产品将由低端转为高端,封装行业由制造密集型产业转向设计和产权密集型产业的过程即将到来。SiP封装技术应用不仅将又一次促使半导体产业链的重新整合,而且将会促进消费类电子、通信、智能卡等应用型产业与半导体封测产业的整合。因此,产业链间如何打破藩篱、携手合作,共同营造更完善的SiP发展环境,将是当务之急。以长电科技为标杆的内资企业一定可以在其中担当重要的角色,为中国半导体产业的发展作出重大的贡献。
　　
　　参考文献
　　[1] 杜小松,杨邦朝. 芯片尺寸封装技术. 微电子学,2000, 30(6), 418-421.
　　[2] ITRS 2003, www.省略.
　　[3] Moore’s Law, Gordon Moore, Cramming More Components Onto Integrated Circuits, Electronics[A], Vol.38, No.8, April 19, 1965.
　　[4] 王智弘, 半导体产业链总动员,SiP技术来势汹汹[A], 新电子,2007年9月号258期.
　　[5] Wang ZhiJie, Wang, S. Wang, J.H. etc, 300mm Low K Wafer Dicing Saw Study[A],IEEE.2005,9.262-268.
　　[6]https://article.省略/packa/Flow_Over_Wire
　　_ Materials_Enable_Die_Stacking.htm
　　[7]刘长宏,高健,陈新,郑德淘,引线键合工艺参数对封装质量的影响因素分析,半导体技术.2006.31(11).
　　[8]Mohandass Sivakumar, Vaidyanathan Kripesh, Loon Aik Lim, Madhu Kumar, Fine pitch copper wire bond process development for dual damascene Cu metallized chips. 4th Electronics Packing Technology Conference, Singapore, 2002.
　　[9] https://www.省略/tutorial01.html
　　[10] https://www.省略/tutorial72.html
　　[11] 陈国辉,郑学仁,刘汉华,郑健,射频系统的系统级封装[A].电子产品可靠性与环境试验.2005.23(1).17-21.