ARM专为无晶圆厂半导体公司量身打造的\基于处理器的经济型定制SoC|半导体晶圆
无晶圆厂半导体公司在部署新的设计时经常陷入左右为难的境地。搭载嵌入式软核或外部微控制器的FPGA不是无晶圆厂芯片公司的良好选择,因为采用FPGA部署模式时,此类公司的“秘密武器”极易被盗用和克隆。除此之外,FPGA在性能和功耗上的表现也差强人意。与集成系统级芯片(SoC)相比,FPGA的功耗通常高44倍,速度却仅相当于前者的1/8。
尽管最好的选择是全定制型ASIC,但较高的一次性工程(NRE)成本和10万以上的最小订购量也令人望而却步――当市场认可度存在不确定性时尤其如此。准系统级0.13微米设计的NRE成本大约在35万美元,而最新45纳米设计的NRE成本则超过100万美元。
需要考虑的另一个因素是终端产品的生命周期与全定制型ASIC为期一年的开发时间。产品生命周期通常只有6个月。而全定制型ASIC的开发时间长于许多终端产品的寿命。这种情况下无法实现定制型ASIC的成本、功耗和性能优势。
另一种选择是周期时间短的小批量ASIC,其制造时间只需4到6个星期。这类ASIC利用一种直写式电子束来定制单个穿孔层,从而消除了定制光罩成本。
虽然这类ASIC不存在NRE成本,但处理器IP的“隐藏”许可费却可能达数十万美元,抵消了零NRE成本的优势。100美元或以上的单位成本是这类解决方案的另一障碍。对无晶圆厂芯片公司来说,其成本超出正常投放市场成本的5到10倍。
第四种选择是一种定制型微控制器,基于Atmel的新一代金属可编程单元结构(MPCF-II)技术,其NRE费用仅有象征性的$7.5万美元,单位成本低至5到10美元。2007年推出的原始MPCF技术在硅效率方面超越了基于单元的ASIC(130纳米工艺下为170K到210K门/mm2之间),使降低单位成本成为可能。同样采用130纳米工艺时,部署D触发器(DFF)的MPCF单元与标准DFF单元的面积几乎相同。(见图1)
在晶粒85%的面积中按标准产品微控制器部署一个ARM7内核处理器、一个六层总线和多种外设,将另外15%的面积用于定制,部署触点、六个金属层和五个穿孔层以用于单元配置和互联,可以最大限度地降低NRE成本。(见图2)
用于部署Atmel基于ARM7处理器的CAP7L定制型微控制器的第二代MPCF-II技术,拥有一个新的单元库,只需用三个金属层和三个穿孔层即可对芯片进行配置和路由,由此将光罩数从12个减少到6个,并使NRE成本降低50%。如此一来,无晶圆厂芯片公司将能够以最低的NRE成本,开发定制型SoC,无需支付IP许可费,其单位成本与全定制型ASIC极其接近。
晶粒中预定义的85%面积相当于一个标准的产品微控制器。 包括一个ARM7内核处理器,搭载一个4层AHB总线和一个22通道外设DMA控制器、USB设备、SPI主控制器和从控制器、两个USART、三个16位计时计数器、一个8通道/10位模数转换器、8层、优先级、160Kb SRAM、一个SD/MMC存储卡接口(MCI)和外部总线接口(EBI),支持SDRAM、带误码纠正(ECC)的NAND闪存以及带True IDE模式的CompactFlash卡(可连接到板载GByte-plus接口或包括USB记忆棒在内的移动存储器)。芯片还配有一个全功能系统控制器,包括中断、电源控制和监控功能。(见图3)
晶粒中支持定制的15%的面积包含相当于200K的ASIC门(25K FPGA LUT),还有足以部署额外处理器内核的逻辑、独特的外设组、硬件加速器和无晶圆厂半导体公司的定制IP。例如,硅谷的Amulet Technologies公司,一家无晶圆厂交互式GUI芯片供应商,就利用Atmel CAP7定制型微控制器上的MP块,将其专利图形操作系统、GUI引擎、LCD控制器和触控界面成功集成到ARM7内核上。凭借这一平台,Amulet可以轻松为大规模白色家电及其它终端产品生产商定制单个GUI芯片。(见图4)
除提供无许可费的ARM处理器内核以外,Atmel还拥有一个大规模许可及免专利费IP库,全都在CAP7L MP块及Atmel标准微控制器中进行过全面的验证和测试。 Atmel提供的免费IP包括USART(支持RS232、RS485、ISO7816和IRDA)、串行同步控制器、I2S、AC"97音频控制器、双线接口(主/从)、串行外设接口(SPI)、SD / MMC卡主控制器、控制器区域网络2.0B + 8邮箱(CAN)、并行I/O (32)、计时计数器、脉冲宽度调制(PWM)、数据加密标准(TDES-133 MHz)、高级加密标准(AES-128/196/256)、安全哈希算法(SHA1)、AHB/APB桥、外部总线接口、外部静态RAM/闪存控制器、NAND闪存纠错控制器(ECC)、SDRAM控制器和ZBT RAM控制器。
为了确保MP块中的定制功能与芯片其余模块进行有效的通信,金属可编程(MP)块搭载了两个AHB主控制器和两个AHB从控制器、14个高级外设总线(APB)从控制器和32位可编程I/O,可以通过硬件选择共享I/O。一个片内优先中断控制器提供最高13个编码中断和供DMA传输使用的两个额外未编码中断。 多个分布式单端口和双端口RAM块可以紧密地耦合到逻辑元件上。 MP块由来自时钟发生器的所有时钟以及定制型微控制器上的电源管理控制器供电。
片上的每个外设均部署有简单的DMA,通过一个外设DMA控制器进行管理,该控制器可卸载数据移动任务。 在Amulet GUI芯片等要求大量帧缓存以刷新24位彩色VGA(640x480像素)LCD显示器的应用中,EBI的作用十分明显。1.2 MB帧缓存存储在外部RAM中,通过EBI提取。 数据传输任务从ARM7 CPU卸载到添加至定制型微控制器MP块上的两个DMA主控制器中,该控制器可实现每秒73 MB的要求数据速率(大小为1.2MB的数据,每秒60次)。(见图5)
1设计流程
CAP7L的设计流程与FPGA-plus-MCU或ASIC部署相同。设计开始时使用一个Altera或Xilinx出品的FPGA及一个ARM7 MCU。Atmel提供基于CAP7E ARM7处理器的微控制器,配有用于此目的的直接FPGA接口。CAP7E上的接口将FPGA直接存取提供给CAP7L上的AHB和外设DMA控制器。Atmel同时提供FPGA逻辑,对FPGA和CAP7E微控制器之间的总线数据流进行解码和编码。
FPGA中的逻辑块通过AHB主信道和从信道以及APB从信道与CAP7E相连。 CAP7系列仍然是市场上唯一带有AHB总线(可大幅提高系统性能)、基于ARM7处理器的微控制器。另外,移植到CAP7L之前,可用CAP7E-plus-FPGA进行初期市场测试和概念验证。
任何定制IP的HDL代码都是用标准、供应商特定或第三方FPGA设计工具开发而成。验证后,客户只需向Atmel提供寄存器传输级(RTL)网表,以便在CAP7L上的MP块中进行部署。(见图6)
Atmel提供AT91CAP7X-DK开发套件,可用于硬件和软件协同设计。套件包括了一块主板,配有电源连接器、TFT彩色LCD显示器,以及连接AT91CAP7定制型微控制器上外设组的接口。 主板的特色功能包括USB全速主控制器和USB 2.0高速设备、10/100以太网MAC、图像传感器接口、I2S音频编解码器、2.0A和2.0B CAN控制器、TFT LCD控制器、MCI、SSC、PWM、LCD和AC97控制器、SPI主控制器和从控制器、两个USART、三个16位计时计数器,以及一个8-通道、10-位模数转换器。 还配有一个SD/MMC存储卡接口(MCI)和外部总线接口(EBI),支持SDRAM、带误码纠错功能(ECC)的NAND闪存,以及带True IDE模式的CompactFlash(可连接到板载GByte-plus接口或包括USB记忆棒在内的移动存储器)。(见图7)。主板还有一个DBGU串行通信端口、四个模拟输入端口、一个次全速主控USB接口、两个带USB B连接器的附加USB设备PHY接口、两个3.5mm的音频插孔、带三个状态LED指示灯的三个3.省略实时内核。 市场上有售的商业工具包括Green Hills(多IDE、TimeMachineTM、集成操作系统)、IAR(C编译器――Embedded WorkbenchTM)、ExpressLogic(实时操作系统――ThreadX?�)和Micrium(实时操作系统――μCOS/II)。
2结论
第二代金属可编程单元结构(MPCF-II)技术,为无晶圆厂芯片供应商开发基于ARM处理器的定制型SoC提供了一种经济的解决方案,仅收取象征性NRE费用,单位成本和性能媲美全定制型ASIC,而且无需支付许可费。
(本文由ARM公司供稿)
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文