人与人之间的相处说说 [STIL――ATE与EDA之间的桥梁]

　　摘要:随着集成电路设计标准化基本成熟,测试数据的标准化也势在必行,这就要求电子设计自动化软件(Electronic Design Automation,以下简称EDA)供应商可以提供一种统一标准/格式的测试接口,从而取代目前国内惯用的由自动化测试设备(Automatic Test Equipment,以下简称ATE)厂家针对特定ATE而开发的接口程序。本文介绍的正是符合这一特点的IEEE标准化的测试接口语言- STIL,包括它的基本结构、目前的应用情况以及集成电路制造商、EDA供应商和ATE供应商三方对STIL的支持。
　　关键词:STIL; EDA; IEEE
　　
　　1STIL简介
　　 STIL是Standard Test Interface Languagefor Digital Test Vector Data.的简称,它是一种联系EDA(集成电路设计端)和ATE(集成电路测试端)的通用接口语言。
　　近十年来,各集成电路制造商在考虑前端设计、后端仿真,直到产生测试数据的时候都有各自的一套流程以及相对固定的数据格式(如图1所示),举例来说,对于一个新的产品,要产生ATE可以识别的测试数据(程序),必须取决于使用何种EDA工具,集成电路厂商使用何种格式的数据来仿真测试,以及在最终选择那个厂家/型号的ATE来进行实测。我们可以看到,在这一过程中并没有一个统一的标准,使得各个集成电路厂商的仿真数据和ATE的测数据之间需要互相转换,而STIL的出现使这一过程变得简单而迅速(如图2所示)。
　　 无论使用哪种EDA工具,都可以通过STIL转换到各大厂家的ATE设备上使用,这种标准化的流程有利于:
　　 (1)缩短整个从设计到测试的周期;
　　 (2)减少中间环节,减少因为标准不一而发生错误或不兼容的可能性;
　　 (3)便于调试和维护;
　　 (4)扩大可测性设计(Design for Test,DFT)的使用范围。
　　
　　2STIL的构架
　　
　　 2.1 STIL的使用模型
　　图3 是一个STIL的基本使用模型和流程。从逻辑仿真或ATPG产生STIL格式的数据,通过Manipulation工具产生后一步ATE需要的转换规则和指令,通过ATE的翻译工具/编译结合这些规则和指令就可以产生两方面的测试文件/代码:Diagnostic(用于调试),测试向量文件。另外,从ATE得到的测试结果也可以以一定的格式送回到EDA段来帮助分析和调试。
　　
　　 2.2 STIL的基本构架
　　 2.2.1 IEEE Std. 1450-1999
　　 IEEE1450-1999主要包括以下3部分内容:
　　 (1) EDA环境到ATE环境的大容量的数字信号测试的向量文件的变换。
　　 (2) 定义数字信号测试的向量所对应的被测元器件(Device under Test,简称DUT),pattern,format和timing。
　　 (3) 产生像SCAN,BIST这样的结构测试的向量文件。
　　 图4是一个500ns周期的输入信号波形在STIL中的描述。值得注意的是“0”“1”并不是通常我们理解的“低”或是“高”。在STIL里它们被称为波形变量(waveform char),在实际使用的时候可以是0-9,或是a-z的任意符号。只要是在ATE能力允许的范围内,波形的种类也没有限制。
　　 图5是一个500ns周期的输出信号波形,即需要ATE进行采用的信号在STIL中的描述。CompareHigh/CompareLow,CompareHigh Window/ C- ompareLowWindow分别对应高/低的时间点采样和时间段采样。
　　 2.2.2 IEEE Std. 1450.2
　　IEEE1450.2是STIL中对于DC参数的设定,主要包括以下3部分内容:
　　 (1)集成电路电源参数设定
　　 (2)各I/O引脚( pin)的电压/电流参数
　　 (3)集成电路的上下电顺序。
　　 2.2.3 其它IEEE标准
　　上面两类基本的参数构成了STIL基本的框架,此外,以下标准是最新制定完成或正在制订的标准:
　　 (1)1450.1(Design Environment)
　　 增加了Variable clock,pattern的burst功能,pattern中互相调用的实现。
　　 (2)1450.6(CTL)
　　嵌入式内核的测试标准。
　　 (3)1450.4, 5
　　 标准测试流程
　　 (4) 1450.7
　　 标准混合信号测试规范
　　
　　3STIL的现状和总结
　　
　　 3.1 现状
　　 目前,STIL在欧美和日本等集成电路产业发达国家已经普遍使用。在美国,Intel,IBM,TI,Freesacale,NS等巨头已经纷纷采用STIL来作为集成电路设计到测试的标准数据格式。在日本,以Toshiba为首的集成电路制造大厂也在积极推动STIL成为业界标准。
　　 另外,有关STIL的一些产品也开始使用。例如,目前Synopsys的TetraMAX,Mentor的FastScan和Cadence EncounterTest已经同时支持WGL和STIL。
　　
　　3.2总结
　　 1)STIL成为EDA-ATE间的标准接口是大势所趋。
　　 2)集成电路产业链各部分都在为STIL开发新的工具和产品。
　　
　　参考文献
　　[1]IEEE Std 1450-1999(Basic STIL).
　　[2]IEEE Std 1450.2 (DC Level).
　　[3]IEEE Std 1450.1-2005 (Design).
　　[4] IEEE Std. 1450.6-2005 (CTL).
　　[5] 面向芯片设计的测试新理念, Advantest。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文