国际半导体技术路线图 国际半导体技术发展路线图(ITRS)2009年版综述(2)

　　 2.7 路线图范围 　　 传统上看,ITRS主要专注于CMOS(互补金属氧化物硅)技术的按比例缩小。然而,从2001年版的ITRS开始,我们遇到了这样的挑战:即使是对CMOS工艺按比例缩小的最乐观的估计也会遇到麻烦,比如MOS管的沟道长度能否小于9 nm这样的水平?同样,对半导体工业界的绝大多数人士来说很难想象目前工艺设备和工厂成本的发展趋势还能继续支撑15年!因此,路线图必须要考虑“后CMOS器件”问题。对这些器件来说,路线图就更加多种多样,范围包括从大家较为熟悉的非平面CMOS器件到更新奇的器件,例如自旋器件等。无论是CMOS技术的延伸,还是更为激进的新方法,后CMOS技术必须要进一步降低单位功能的成本,并提高集成电路的性能。此外,产品的性能不仅随器件数量而提升,还与由设计和工艺选择相关的一系列复杂参数有关。这样,新的技术可能不仅会包括新器件,还包括制造方法的彻底革新。
　　 微处理器、存储器和逻辑器件需要基于硅的CMOS技术。最小尺寸的进一步按比例缩小,使得越来越多的晶体管可以集成到一个芯片中,正如摩尔定律所描述的那样。这样的系统级芯片(System-on-chip,SoC)的基本功能是数据存储和数字信号处理。然而,很多功能性的需求,例如功耗、通信带宽(例如RF)和很多功能性需求,例如由无源器件、传感器和启动器件实现的功能,以及生物功能等,都无法实现摩尔定律那样的按比例缩小。在很多这种情况下,需要使用非CMOS的解决方案。SoC和SiP未必会相互竞争。在未来,将基于CMOS的技术和非CMOS的技术集成在一个封装内(System-in-package,SiP),会变得越来越重要。此外,SoC和SiP可以实现互补,所以它们未必是相互竞争的技术。最初由非CMOS实现的技术,可能会在后期和基于核心CMOS技术集成在一起形成混合技术实现CMOS SoC。这样,在SoC和SiP之间以及内部的系统级功能划分很可能会随着时间而动态变化。这将需要跨学科领域内的创新,例如纳米电子器件、纳米热机械器件、纳米生物学等。对于SiP应用,封装将成为一个功能性元件并成为关键的差异化因素。在2009年版的路线图中,这些发展趋势如图4所示。
　　 2005年版的路线图中介绍了“超越摩尔定律(More than Moore)”的概念,这在以后版本的路线图中进行了进一步的讨论和提高。例如,对“超越CMOS器件”的概念已经在“新型器件研究(ERD)”和“新兴材料研究(ERM)”两章中进行了更多的详细讨论,并且在公众网络上发表了白皮书,以提供“超越摩尔定律”、SOC和SIP的更多细节。此外,对下述定义取得了共识,并在2009版路线图中进行了增补和更新。请参考图4和术语表:
　　按比例缩小(More Moore,延续摩尔定律)
　　 几何尺寸(恒场)按比例缩小(Geometrical (constant field) Scaling)指的是片上的逻辑电路和存储器电路的水平和竖直方向上的物理特征尺寸的持续缩小,以便改善密度(功能电路的成本降低)和性能(速度、功耗)以及可靠性,提高对应用和终端客户的价值。
　　等效的按比例缩小(Equivalent scaling)与几何尺寸的按比例缩小同时发生,并对后者有促进作用,它指的是三维的器件结构(“设计因子”)的改善,加上其它非几何方面的工艺技术改进和新材料的使用,对芯片的性能有所改善。
　　设计等效的按比例缩小(和等效的按比例缩小和持续的几何尺寸按比例缩小同时发生),指的是能够帮助实现高性能、低功耗、高可靠性、低成本和高设计生产率的设计技术。
　　“实例包括(但不限于):考虑离散性的设计;更低功耗的设计(睡眠模式,冬眠模式,门控时钟,多Vdd等);同质和异质的多核SOC架构。”
　　讨论了对量化的专有设计技术的需求,讨论了与满足“More Moore”功能性需求相关的功耗和性能的折衷,可能还推动了“More Moore”架构功能性,作为满足功耗和性能需求的解决方案的一部分。
　　功能多样化(More Than Moore,超越摩尔定律)
　　功能多样化(Functional Diversification指的是加入无法按照“摩尔定律”的规律按比例缩小但是却能够以不同的方式为终端客户提供附加价值。“More than Moore”的方法通常允许使用非数字功能(例如射频通讯、功率控制、无源元件、传感器和激励器),以便能够从系统板级实现向特定的封装级(SiP)或芯片级(SoC)的可能的解决方案过渡。
　　 利用“More than Moore”技术来实现新功能的设计技术。
　　 ●“实例包括(但不限于):异质系统的划分和模拟;软件;用于传感器和激励器的模拟和混合信号技术;对SIP、MEMS和生物技术的协同设计和协同模拟的新的方法和工具。”
　　 ●讨论了实现功能多样化的设计技术。
　　 超越CMOS器件
　　新兴器件和材料研究,专注于用于信息处理的“新开关(new switch)”,通常试图使用新的状态变量来提供功能的按比例提升,最终获得超越终极按比例缩小的CMOS技术能达到的性能。大幅度超越CMOS技术的按比例性能提升,是根据功能密度、提高的性能、大幅度降低的功耗等指标来定义的。“新开关”指的是与兼容的存储或存储器和互连功能相关的“信息处理元件或技术”。
　　 ●超越CMOS的实例包括:基于碳的纳米电子器件、基于自旋的器件、铁磁逻辑器件、原子开关、NEMS开关等。
　　 在工业界发展过程中,预计“More than Moore”的相对比重将随时间而越来越大。这个相对比重的增加导致了科学领域的多样化发展,研究必须要能够涵盖这些领域,以便能够保持创新的步伐,同时,财务方面的限制将变得越来越严格。因此,ITRS扮演的对研究进行指导的角色,是非常重要的。考虑到这一点,ITRS的不同的技术工作组已经开始了对各自领域内“More than Moore”的趋势的研究。这些研究的结果,将会在未来变得越来越重要,并且在各自的ITRS章节中得以体现。
　　2009版的ITRS详细讨论了各种CMOS集成电路所需要的工艺需求,包括无线通信和计算机产品。这些电路占有目前75%以上的世界半导体消费份额。显然,大部分CMOS集成电路制造工艺也同样被用于制造化合物半导体、分立器件、光学器件和微机械系统(MEMS)。因此,在很大程度上这个路线图也包含了对以集成电路工艺为基础的很多其它微米/纳米技术需求的讨论,即使这些技术未必明确是本路线图的研究对象。
　　
　　 2.8 2009年ITRS的特殊课题
　　 2.8.1 能耗
　　 由于全球二氧化碳排放越来越引起大家的重视,因此,能耗正在成为近年来越来越重要的公共课题。由于半导体电子器件广泛地应用于能量的收集、转换、存储、传输和消耗/使用,因此,ITRS开始对能耗问题加以特别的关注,是理所当然的。总之,ITRS文献记录了这个令人印象深刻的发展趋势,而且更加重要的是,它设定了未来电子器件的能量效率的激进的目标,例如,计算能量/操作(每个逻辑单元以及每个存储器比特状态的变化)。最详细的目标与半导体材料、工艺和器件工艺直接相关,形成了集成电路制造和元件技术的基础。
　　 在下一层次,ITRS讨论了集成电路的设计和它的系统驱动因素。在ITRS的“设计”和“系统驱动”这两章,从几年前开始,对设计技术有直接影响的能耗因素越来越多。功耗现在是对芯片设计的主要限制之一,ITRS已经将其确定为过去5年之内最为困难的3个挑战之一。漏电流功耗,包括它的离散性,也成为未来15年内显著的长期威胁和关注焦点。与能耗相关的挑战是基于世界范围内越来越广泛应用的IT设备。
　　 除了改善基本元件(即开关、线和存储器的位)和它们组成的电路的效率之外,使用先进的半导体技术对电路应用本身的能耗情况也有很大的积极作用,这体现在改善它们控制的终端设备系统的能耗效率上。例如,微控制器、信号处理器和电源/电池管理电路,对通信系统、家用电器、运输工具(例如汽车)、工业机器等的能效改善来说,都是非常重要的。
　　 ITRS还讨论了在半导体制造中如何尽可能降低能量的消耗。特别地,“工厂集成”和“环境、安全与保健”这两章,提出了进一步降低能耗和减少制造集成电路的资源消耗的目标,增加IC制造的环境友好性。在2008年,工厂集成技术工作组同意使用“等候时间的浪费和设备输出的浪费”作为定义路线图减少浪费的最初的两个高层次指标。
　　 下一个目标是在2009年的ITRS更新中加入这两个减少浪费的路线图指标:“将浪费情况系统地可视化,预期将帮助搞清楚材料和能量的使用情况。需要建立如何确定高层次指标的起始点/基础值和反馈机制的战略”。
　　 类似地,2008年“前端工艺”技术工作组报告说:“考虑到当前的全球能源和环境情况,我们认识到,前端工艺的技术发展不仅受到提高电路密度和速度的需求的驱动,而且还受到节能减排、减少制造废料的需求的推动。逻辑电路晶体管使用了高κ栅/金属栅工艺,这在实现了更快速度的同时,还降低了漏电流和功耗。最终,功耗和性能将推动向全耗尽绝缘衬底上的硅(Fully Depleted Silicon-On-Insulator,FDSOI)和多栅(MG)晶体管结构发展。正如2007年版路线图所述,业界将继续努力降低化学品和材料的消耗和浪费。例如,将使用更加稀释的溶液用于清洗步骤。此外,“前端工艺”技术工作组将继续和“工厂集成”技术工作组一起努力,来找出能够在不加工晶圆时即可进入“休眠”模式的节能的工艺设备。当然,“休眠”的概念和其它节能模式的概念都是源于电路设计的。2008年的ITRS术语表中介绍了关于“设计的等效按比例缩小”的技术。请参见前一节“More than Moore”。
　　 最后,在接近路线图15年时间框架的边界时,ITRS预期超越CMOS的器件可能会极大地扩展信息技术的能量效率。作为这个领域的工作的一部分,“新兴器件研究”技术工作组总结了2008年虚拟浸没架构(Virtual Immersion Architecture,VIA)论坛的结论:“一个关注的领域是:VIA应用的不断扩展,正在推动全局能耗的大幅度增加。这对每单位能量的更大的计算吞吐率的强调不仅适用于桌上型设备,也适用于手持设备。在手持式应用中,几乎没有什么能量能够用于信息处理,如果希望实现更广泛的应用,那么需要每焦耳的能量能够实现更高的性能。这些趋势意味着在一些合适的指标下,计算性能必须要在2020年之前增加1-2个数量级。这提出了如何实现每焦耳能量可获得的最大性能的问题,并期望能够构建信息理论和热力学之间的理论联系。作为估算,对4指令单比特处理器的基本原理分析显示,目前的CMOS技术和古典运算架构所实现的操作效率低于30%。能够自适应工作负载以实现高能效操作的架构可能能够提供每焦耳能量实现更高性能的替代性方法。”
　　 ITRS将继续沿上述方向工作,努力专注于与能耗相关的问题,并将继续对世界面临的能耗挑战作重要的贡献。
　　 2.8.2 新兴材料研究
　　 很多“新兴器件研究”一章中讨论的新器件和新存储器概念都将采用新材料,包括器件本身以及互连层和钝化层。对这些新材料的需求严重地依赖于这些新器件和存储器的特性和规范。这在2005年版路线图的“新兴器件研究”中催生了“新兴材料研究”一节。在2007版的路线图中,这个子工作组成为独立的一个工作组,并且这个工作组的成果在2009年得到了进一步扩展和提高,并成为独立的“新兴材料研究”一章。
　　 2.8.3 向450 mm直径的晶圆升级
　　 向450 mm直径的晶圆升级的基础是生产率的提高,这是摩尔定律的实现因素之一。这是通过使用更大直径的晶圆来降低单位面积的IC的制造成本的能力。基于经济方面的考虑,国际SEMATECH制造促进会(ISMI)认为,为了保持生产率提高的趋势速度,工业界需要在2012年以前实现30%的成本降低和50%的制造周期的缩短,因此,只能通过450 mm晶圆来实现(成本降低的目标已经通过前几个晶圆技术代得以实现,制造周期缩短的目标是一个新目标)。对300 mm晶圆的潜在改善的分析结论证实了这个看法。分析显示:“300mm Prime”项目有可能会缩短制造时间,但是却无法实现保持摩尔定律所需的传统的成本降低。这个认识推动了ISMI在2007年7月开始推进450 mm晶圆的研发。
　　 最近,英特尔、三星、台积电(IST)在2008年5月宣布,他们将和其他供应商和ISMI一起共同努力开发450 mm晶圆制造工艺,目标是在2012年运行试验线。全面的生产可能在这之后的2-3年2。这个宣言可能还会在未来有所修正;但是,在ITRS 2009版的编纂过程中,这三个公司和ISMI的最新状态仍然如此。
　　 450 mm晶圆生产设备的量产提升(相对于早期的试验线能力)时间表不仅与对所有技术问题的掌握有关,而且还和工业界是否准备就绪有关。为了评估时间表的可能性,应该对整个供应链进行仔细考察:
　　 ●在设备供应商方面,ITRS缺乏对重要供应商原型设备计划的预见性。
　　●在制造商方面,一个很重要的问题是与最初的“阶跃性的”巨额投资有关:300 mm晶圆加工厂的生产率的大幅度提高最终证实了巨额投资(40亿美元量级)的正确性。然而,我们难免预期450 mm晶圆工厂的最小经济投资规模可能会更大,使得它超越了很多公司的承受能力。此外,尽管考虑了整个工业界的经济模型可能认为2012年是合适的向450 mm晶圆转移的时间(正如ISMI 2007年指出),但是,不同公司的决定可能是不同的。因此,450 mm晶圆设备市场的初始增长速度和成熟时的规模都存在疑虑,使得设备供应商放缓对这个新一代的晶圆加工技术的开发投资。
　　 从过去的经验中可以知道,每次晶圆尺寸升级都和前一代有所不同。向300 mm晶圆升级时,是第一次由行业协会(I300I和Selete)领导整个工业界努力实现的。已经证明行之有效的行业协会领导也是向450 mm晶圆尺寸升级的必由之路。SEMI的参与对300 mm晶圆升级也是非常重要的,在这个过程中,整个工业界在开发好最终的制造设备之前,已经达成了“暂时的标准”。特别地,工业界通过对整个晶圆运输过程自动化的共识,解决了基本的问题。所有的供应商都放弃了他们对晶圆运输、端口设计和负载量的专有解决方案,以支持大家都同意的FOUP/overhead解决方案。在所有各方对最终解决方案取得一致以前,需要讨论很多年。在这方面,450 mm晶圆升级过程正在充分利用以前在对300 mm晶圆运输的标准化过程中所获取的经验,仅对300 mm自动化方案进行了少量修改的情况下,全面采用整个方案的可取之处,使得450 mm晶圆运输自动化进程要比相应的300 mm晶圆升级时的进程要快得多。
　　 另一方面,“前端工艺”工作组给国际路线图委员会(IRC)建议说:尽管SEMATECH/ISMI已经报道说取得了显著的进步,但是对epi和平坦度的专有开发层次的目标仍未达到,现在预测,晶圆供应商将在2011年底以前完成从450 mm晶圆研究到开发的转变。对300 mm晶圆升级来说,这个转变过程大约出现在IC制造商量产之前的7年,如果450 mm晶圆升级的速度和以前相同的话,那么量产的时间表大约是2018年底以前。需要加快在这方面的开发工作(SEMATECH/ISMI和供应商之间正在进行这个工作),以便使IC制造商能够在2014年-2016年这个时间段开始向450 mm晶圆制造技术升级。因此,“前端工艺”工作组的“起始材料技术需求表(表FEP10)”将2014年的450 mm晶圆材料的可行性颜色标为黄色,这表明实际量产时间可能和IST/ISMI的2014年量产时间不一致性,并且需要晶圆供应商努力工作,以使ISMI和IST三公司(指Intel、Samsung、TSMC)宣布的时间表能够成为现实。在ITRS 2010年更新工作中,将会进一步对这方面的进度进行跟踪。
　　 考虑到上述因素,并且随着SEMATECH/ISMI在下一代工厂(Next Generation Factory,NGF)项目取得了一定的进展,可能会为改善300 mm设备使之能够应用于450 mm工艺创造机遇,ITRS的国际路线图委员会(IRC)预期制造设备将在2012年-2014年之间应用于试验线,而量产提升阶段可能在2014年-2016年之间或2016年以后发生,只要能够在那时候生产出大量可用的450 mm晶圆。ITRS/IRC进一步预计,晶圆直径不应当和技术代挂钩,这使得先进技术在一定时间内能够在300 mm和450 mm工艺上同时使用,正如300 mm晶圆代在2001年-2003年之间在相继的两个技术周期(180 nm - 130 nm M1)实现了量产提升一样。
　　 此外,在2009年版的ITRS中,给出了新的量产提升模型,如图5所示,用以清晰地描述当一个新的晶圆代引入时所需的特殊的双“S曲线”进程。这是根据2001年-2003年(180 nm - 130 nm M1)时间段中,300 mm晶圆技术代在两个相继的技术周期间量产提升的经验建立的模型。