[一种新型的低电磁干扰的亚低压差分接收器] 电磁干扰

　　摘要:本文介绍了一种低电磁干扰的用于标准移动图像架构的亚低压差分（subLVDS）接收器,它符合标准移动图像架构（SMIA）标准。由于使用了差分结构和小摆幅信号,它可以同时实现低功耗和高速传输。在本文描述的接收器电路里,高速的共模范围变化的小幅度信号成功的被接收和恢复。本电路在中芯国际1.2V/2.5V 1p5m 0.13μm CMOS逻辑工艺上投片，伪随机码传输高达1.4Gbps。
　　关键词: 亚低压差分电路;低电磁干扰;低功耗;标准移动图像架构;接收器;串并转换器;抗扭斜
　　
　　A Novel Low EMI SubLVDS Receiver
　　
　　QIAN Cheng，XU Yu-hua
　　（Verisilicon Microelectronics Co., Ltd. Shanghai 201204, China）
　　
　　Abstract: This paper presents the design of a low EMI sub low-voltage differential signaling （subLVDS） receiver circuits for SMIA data link, which is fully compatible with Standard Mobile Imaging Architecture （SMIA） standard. Due to the differential transmission technique and the low voltage swing, subLVDS allows high transmission speeds and low power consumption at the same time. In the proposed receiver, high transmission speed with the varied common-mode and minimum differential voltage at the input for subLVDS application was achieved. The circuit was designed in SMIC logic 1.2V/2.5V 1p5m 0.13μm CMOS technology, and the transmission speed is up to 1.4 Gbps with random data patterns.
　　Key word: SubLVDS; low EMI;low power;SMIA;Receiver;Demux;Deskew
　　
　　1引言
　　
　　随着手机的普及,越来越多的功能集成到了手机里,例如mp3功能,电子词典,拍照等等。人们在使用手机拍照时希望有高的解析度和快的存储速度。SMIA标准应运而生[1],SMIA的亚低压差分接收器用于连接手机的相机模块和多媒体基带处理器。它用串行的高速差分接口取代了传统的并行总线。它把手机的相机模块传来的高速串行数据流转换成基带处理器所需的低速并行数据。CCP2 class 2[1]高速串行接口只有四条导线,可把电磁干扰降至最小,甚至使相机和接收器可布置在距射频区最近的地方,同时它还大大降低了数据在并行总线上传输时所产生的噪声。由于电磁干扰防护性能和挠性电路设计都被大大简化，有利于节省系统成本。
　　
　　2亚低压差分接收器的实现
　　
　　普通的低压差分接收器的门限电平是100mV，输入共模电压的变化范围是0V到2.5V,而亚低压差分接收器的门限电平只有25mV，输入共模电压的变化范围是0.5V到1.3V,这种特点更适用于短距离传输,在相同的传输速度下功耗会更低。
　　 图1是符合SMIA传输标准的数据和选通信号,接收器被设计用来接收数据和选通信号并且产生同步的并行的时钟和数据。
　　 接收器线路包括了差分可调的片上100欧姆电阻，高速的输入缓冲器，抗歪斜电路，以及1到8的串并转换器。整个系统的框图如图2所示。
　　
　　 2.1 差分可调的片上电阻的设计
　　差分信号接收器输入端放置了一个差分可调的片上电阻,用来匹配传输线的电阻，它的框图如图3所示。由图2所示的3比特的控制信号Res_adj[2:0],经译码器产生7比特的控制信号RESC[6:0]来控制RESP 和RESN之间与主要电阻（Rmain）的并联的电阻个数,从而实现了在各种温度和工艺条件下使RESP和RESN之间的电阻趋近100欧姆,这时芯片之间传输数据时反射最小,这对于高速小幅度的信号传输是至关重要的。
　　
　　 2.2 高速的输入缓冲器的设计
　　高速的输入缓冲器采用了开环的多级放大器结构，它的框图如图4所示。前三级用来放大输入的信号,第四级在放大信号的同时实现双端到单端的转换,之后加了缓冲级用来驱动后续电路。
　　由于输入信号的最小幅度只有25mV，加上封装寄生参数和输入差分对失调的影响，我们得到的可用信号幅度在20mV左右，为了在第四级电路可以将信号放大到满幅我们把前三级的增益取到15。
　　线，由图可见N取3或4可以的到最优的功耗，考虑到减小面积我们取N＝3。
　　 图7是高速的输入缓冲器通过HSPICE仿真在图4 第三级差分输出得到的交流响应曲线。可以看到它的-3dB带宽达到了1380MHz，低频增益达到了25.27dB。整个高速的输入缓冲器在2.5V电源电压,1GHz的工作频率时功耗只有5mW。
　　 值得一提的是:高速的输入缓冲器的第一级差分对MOS管采用了负域值电压的器件，以适应设计指标要求的0.5V到1.3V的输入共模电压变化范围。
　　这里我们假设了每一级的增益和带宽是一样的。但是考虑到差分对的大信号传输特性，输入级的失调和共模范围变化等等，这种假设有时候并不是最优的。为此我们分别定义每一级的带宽和增益，并且写出多级差分对级联放大的传输函数。通过适当的简化，再用matlab程序去优化整个的功耗。
　　
　　 2.3 抗歪斜电路的设计
　　由于发送器、芯片封装和印刷电路板的影响，接收器看到的数据和选通信号之间可能会存在歪斜。为了消除数据和选通信号之间的歪斜,更好的接收发送器发出的信号,我们集成了片上的消除歪斜电路,它的框图如图8所示。由图2所示的3比特的控制信号Deskew_adj[2:0],经过译码器产生7比特的控制信号DESKEWC[6:0]来控制IN 和OUT之间的延迟,从而消除数据和选通信号之间的歪斜。数据和选通信号之间的歪斜程度可由接收器的输入端测量得到。
　　
　　 2.4 1到8的串并转换器的设计
　　数据和选通信号异或后产生了时钟信号,时钟和数据被送到1到8的串并转换器中[4], 1到8的串并转换器是由多个级联的1到2的串并转换器组成的。他的框图如图9（a）所示。每个1到2的串并转换器由两个触发器和一个锁存器组成,如图9（b）所示。两个触发器分别用时钟的正沿和负沿触发，从而把一组数据分成两组，锁存器则把新产生的两组数据对齐,便于下一级处理。
　　
　　
　　3接收器电路的仿真和测量
　　
　　本电路在中芯国际1.2V/2.5V 1p5m 0.13μm CMOS逻辑工艺上投片，图10是接收器电路的版图。版图的大小为0.3×0.9mm2。芯片工作在2.5V,1.2V两种电源电压下，在典型温度和工艺条件下，芯片的工作频率在500MHz时，2.5V电源的功耗是17.5mW，1.2V电源的功耗是1.6mW。和接收器电路集成在一个测试芯片上的还有发送器电路和数字的伪随机码产生和比较电路，整个测试芯片采用了LQFP128的封装。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文 　　在测试过程中，根据现有的测试条件采用了三种测试方法：第一种方法是：由芯片内部的数字的伪随机码产生电路和发送器电路产生用于测试接收器的信号，并且通过电缆线传送回这块芯片的接收器，再由数字的比较电路比较两个信号，从而判断接收的正确性。第二种方法是由一块测试芯片的数字的伪随机码产生电路和发送器电路产生用于测试接收器的信号，用另一块测试芯片的接收器来接收信号并且将接收到的信号通过自身的发送器电路发送到示波器。我们采用了Agilent 54855A（6GHz BW/20GSPS）示波器。示波器上的波形如图11所示。上下的波形分别是第一块芯片的发送器和第二块芯片的发送器的波形，它们之间有一定的延迟，并且它们显示的数据是一致的。第三种方法是由信号发生器Agilent 81130A产生用于测试接收器的眼图张开只有25mV的共模电压变化的信号，一块测试芯片的接收器用来接收信号，并且将接收到的信号通过自身的发送器电路发送到示波器。测试结果也表明了接收器可以成功接收眼图张开只有25mV，共模电压从0V到1.4V变化的高速信号。
　　
　　4结束语
　　
　　本文论述了一种低电磁干扰的用于标准移动图像架构的亚低压差分接收器，着重分析了高速的输入缓冲器的设计。三种测试方法的结果都表明，接收器电路的差分信号的敏感度达到了25mV,共模电压适应范围达到了0V到1.4V,速度达到了1.4Gbps。性能完全满足设计指标。
　　
　　参考文献
　　[1] Nokia & ST. SMIA 1.0Part2: CCP2 Specification.2004:12-16,64-66.
　　[2] Paul R. Gray. Analysis and Design of Analog Integrated Circuits 4th Ed. 2001.
　　[3] Behzad Razavi. Design of Analog CMOS Integrated Circuits. McGraw-Hill, 2001.
　　[4] Jun Cao. OC-192 Transmitter and Receiver in Standard 0.18um CMOS, IEEE J. Solid-State Circuits, vol. 37, Dec. 2002: 1768-1780.
　　
　　作者简介
　　钱程，2000年毕业于合肥工业大学微电子专业，获学士学位，主要从事数模混合集成电路的设计与研究。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文