基于STI工艺的高压LDMOS器件设计与优化:高压器件

　　摘要:在LDMOS功率器件设计中可以引入STI工艺替代LOCOS工艺来进一步抑制表面电荷效应,以提高LDOMS功率器件的耐压强度及降低比导通电阻。本文将介绍STI工艺的优势和LDMOS器件设计原理,并在TSMC 0.6μm BCD工艺为基础上增加STI工艺流程来设计一款适用于汽车电子应用的40 V LDMOS器件。通过ATHENA(工艺模拟)和ATLAS(器件仿真)仿真实验与器件参数提取, 表明采用STI工艺的LDMOS器件比采用LOCOS工艺的LDMOS器件在耐压漂移区长度比方面提高了23.40%,且比导通电阻降低了66.12%。
　　关键字:LDMOS;STI工艺;高压器件
　　
　　Optimization and design of LDMOS Based on STI Technology
　　
　　ZHOU Jie 1,CHEN Li2,GUO Dong-hui1,2
　　(1. Dept. of Phys., Xiamen Univ., Xiamen, Fujian 361005, P. R. China;
　　2. Dept. of Elec. , Xiamen Univ. , Xiamen, Fujian 361005, P. R. China)
　　
　　Abstract:For suppressing the surface charge effect to obtain higher breakdown voltage and lower Ron,sp, we choose STI technology to replace STI technology. The paper will introduce the superiority of STI technology and the basic principles of LDMOS design, and a 40V LDMOS based on TSMC 0.6um BCD technology added with STI technology will be designed for automotive applications. Using ATHENA and ATLAS to simulate the devices and extract the parameters of LDMOS, the data shows that the LDMOS with STI technology have better performance compare with the LDMOS with LOCOS technology, for the breakdown voltage VS the length of drift increased 23.4% and thedecreased 66.12%.
　　Keywords: LDMOS; STI; High-voltage device
　　
　　1引言
　　
　　高压功率集成电路(HVPIC)已被广泛应用于开关电源和汽车电子等相关领域,LDMOS高压功率器件是HVPIC产品设计的核心器件之一[1]。为了提高LDMOS[2]器件的击穿电压和降低比导通电阻,需要抑制器件的表面电荷效应[3][4],通常是采用LOCOS(Local Oxidation of Silicon,简称局部氧化隔离)工艺来达到这一个目的。LOCOS工艺是以氮化硅作为缓冲层在热生长条件中形成二氧化硅场板,这个工艺存在热生长缺陷,比如:场板厚度偏小,横向扩散系数过大和曲率过小等,限制了LDMOS器件耐压值的进一步提高。而STI(Shallow Trench Isolation,简称浅槽隔离)工艺则是采用精密的刻蚀工艺,二氧化硅填充工艺和CMP(Chemical Mechanical Planarization,化学机械平坦化)工艺,使器件在获得厚氧化层的同时又避免了LOCOS工艺中的缺陷。
　　本文在TSMC 0.6μm BCD工艺下引入STI[5] [6]工艺替代LDMOS当中的LOCOS工艺,在获得厚场氧化层的同时,避免了场氧化层横向扩散过大和曲率过小的缺点,提高了器件的耐压值,降低了器件的导通电阻。本论文首先分析了STI工艺在LDMOS器件中的优势;然后在TSMC 0.6μm BCD工艺为基础上增加STI工艺流程对40 V LDMOS进行设计,再通过SILVACO软件中的工艺模拟模块ATHENA和器件模拟模块ATLAS来分析各工艺参数对器件耐压敏感参数和比导通电阻(Ron,sp)敏感参数的影响,对各个参数进行折中并得出优化结果;最后把所得参数与采用LOCOS工艺的LDMOS器件参数进行对比。
　　
　　2STI工艺的优势
　　
　　如图1所示,在传统的LDMOS器件中,当漏电压上升,位于栅电极下的漂移区逐渐耗尽并在硅鸟嘴处达到最大场强,从而达到最大击穿电压。而如果是外延层浓度过大,击穿处有可能位于PN结处。栅氧化层下的电场有点类似于无场地板的柱形PN结,其表面势可表示为[7]:
　　
　　1)LOCOS的横向扩散过大,厚度为0.5μm(有效场板厚度为0.2μm)的氧化层横向外扩散达到了0.5μm。2)LOCOS场氧化层的鸟嘴处的曲率过小,不能有效抵制表面电场强度,不利于器件耐压。
　　STI工艺常作为0.18μm BCD工艺以下逻辑电路的隔离层工艺,由精密的刻蚀工艺、二氧化硅填充工艺和CMP平坦化工艺三大部分组成。所以采用STI工艺的场氧化层的横向扩散系数和刻蚀角度只由精密刻蚀工艺中的同向刻蚀比和异向刻蚀比决定,而不受制LOCOS工艺的热氧化生长过程的氧化层厚度影响。所以STI工艺能很好地克服LOCOS工艺中的缺陷。如图(3)所示,采用STI工艺的LDMOS(其中DEEP为场极板有效厚度,Lw [8] [9]为场极板与PN结的距离,Angle为刻蚀角度)的有效场板厚度为0.4μm时,横向扩散长度仅为0.2μm,而曲率达到了118度。
　　
　　3基于STI工艺的
　　LDMOS器件的设计与优化
　　
　　 3.1 基于STI 工艺的LDMOS的设计
　　根据RESURF[10]原理,LDMOS的外延层的单位杂质密度为[10]:
　　 3.2 工艺参数优化
　　 3.2.1沟槽与PN结距离Lw对器件电气参数的影响
　　器件的电气参数和Lw[11](场极板与PN结的距离)紧密联系,文献[12]已经证明了导通电流与Lw成正比。 图4是STI-LDMOS的导通电流图,可以看出电流从源区通过STI与PN结之间的通道,再沿着STI表面达到漏端[12],其中Lw主要决定其电流通道的宽度。图5指出了Lw对击穿电压和导通电流的影响:随着Lw从0.1μm增大到0.7μm,器件的耐压值一直保持在55 V左右,而器件的导通电流则从5.00e-6 A/μm线性增加到了8.50 A/μm。所以,Lw与导通电流成正比关系,Lw越大导通电流越大;而Lw对击穿电压的影响较小,因为器件的耐压性主要与漂移区的面积和浓度有关[13]。综合权衡考虑,本文取Lw的优化值为0.6μm。
　　 3.2.2场氧化层厚度DEEP对器件电气参数的影响
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文 　　场极板长度等效于平面结横向曲率半径[14],场极板下的氧化层厚度tox等效于平面结的结深。测试显示在STI厚度为0.2μm时,STI左侧的体硅最高电场强度达到了5e5 V/cm;而STI的厚度为0.5μm时,STI附近体硅的最高电场强度被抑制在3e5 V/cm左右,显示了STI厚度对器件表面电场强度的抑制作用。图6指出了DEEP对击穿电压和导通电流的影响:图6(a)显示当DEEP从0.2μm增大0.4μm - 0.5μm之间的过程中击穿电压从38 V增加到55 V左右,但随着DEEP进一步增加到0.6μm时击穿电压反而下降到20 V左右;图6(b)显示随着DEEP从0.2μm增大0.6μm导通电流线性地从10.50e-6 A/um下降到5.20e-6 A/μm。文献[8-10]证明了STI的深度DEEP在一定范围内决定导通电流的流经路径长度[15],其与导通电流成反比关系。综合权衡考虑,本文取DEEP的优化值为0.4μm。
　　 3.2.3 STI场氧化层刻蚀角度对器件电气参数的影响
　　由STI的刻蚀工艺产生的STI底部刻蚀角度也影响着STI-LDMOS的击穿电压和导通电阻。测试显示,当刻蚀角度垂直时,STI的左侧的体硅击穿最高电场强度达到了4.80e5 V/cm;而刻蚀角度在118度时,器件体硅的最高电场强度被很好地控制在了4.00e5 V/cm左右。图7显示了器件参数与DEEP之间的关系:图7(a)显示随着器件的刻蚀角度从90度增加到115度,器件耐压值从42 V增加到55 V左右;图7(b)显示随着器件的刻蚀角度从90度增加到115度,导通电流从9.5e-6 A/μm线性下降到8.00e-6 A/μm左右。经过权衡考虑,本文取刻蚀角度为118度。
　　
　　4 仿真结果对比
　　
　　本文在0.6μm BCD工艺下,利用SILVACO软件中的工艺模拟模块ATHENA和器件模拟模块ATLAS分别对应用LOCOS技术的LDMOS器件和应用STI技术的LDMOS器件进行仿真并优化。其中STI-LDMOS的三个关键工艺参数分别设定为:沟槽与PN结距离Lw为0.6μm, 场氧化层厚度DEEP为0.4μm,STI场氧化层刻蚀角度为118度, 图8为STI-LDMOS的电气参数仿真图。
　　 表1列出了优化的LOCOS-LDMOS和优化的STI-LDMOS的工艺参数之间的区别,其中LOCOS-LDMOS的tSiO 2有效厚度为2000?�,而STI- LDMOS的tSiO 2有效厚度达到了4000 ?�。
　　 表2对优化后的两种器件的电气参数进行对比。其中STI-LDMOS的击穿电压漂移区长度为9.39 V/μm,而LOCOS-LDMOS的击穿电压漂移区长度为7.61 V/μm;STI-LDMOS的比导通电阻为1.25 mΩ・cm2,而LOCOS-LDMOS的比导通电阻为3.69 mΩ・cm2。计算可得STI-LDMOS相对于LOCOS-LDMOS耐压漂移区长度比提高了23.40%,比导通电阻也降低了66.12%。
　　
　　5总结
　　
　　本文在标准的0.6μm BCD工艺下,引入STI技术(增加了一层STI掩模版,RIE刻蚀工艺和CMP平坦工艺)设计了一款耐压为40 V的LDMOS。在此基础上,分析了新引进版图中的Lw(PN结与STI版图距离),DEEP(STI刻蚀深度)和ANGLE(STI刻蚀角度)对新器件的影响。最后优化所得的STI-LDMOS相对于LOCOS-LDMOS耐压漂移区长度比提高了23.40%,比导通电阻也降低了66.12%。
　　
　　参考文献
　　[1]陈星弼.功率MOSFET与高压集成电路[M].南京:东南大学出版社,1990.
　　[2]Jone F.Chen, J.R.Lee, Kuo-Ming Wu, Tsung-Yi Huang, C.M.Liu. Mechanism and Improvement of On-Resistance Degradation Induced by Avalanche Breakdown in Lateral DMOS Transistors[J]. IEEE Trans Elec dev, 2008,55(8):2259-2262
　　[3]Hamza Yilmaz. Optimication and Surface Charge Sensitivity of High-voltage Blocking Stuctures with Shallow Junctions[J].IEEE trans.Electron Devices,1991,38(7):1666-1675
　　[4]Zahir Parpia , C.ANDRE T. SALAMA. Optimization Of RESURF LDMOS Transistors: An Analytical Approach[J].IEEE Trans Elec Dev, 1990, 37(3):789-796.
　　[5]Andrew B. Kahng, Puneet Sharma. Exploiting STI Stress for Performance. IEEE International Conference, 2007,Nov :83-90
　　[6]Ke-Wei Su, Yi-Ming sheu. A Scaleable Model for STI Mechanical Stress Effect on Layout Dependence of MOS Electrical Characteristics. IEEE Conference ,Custom Integrated Circuits Conference,2003:245-248
　　[7]V. P. O’Neil and P. G. Alonas, “Relation between oxide thickness and the breakdown voltage of a planar junction with field relief electrode,” IEEE Trans. Electron Devices, vol. Ed-26, pp.1098-1100
　　[8]Mayank Shrivastava ,Maryam Shojaei Baghini. Part I:Mixed-Signal Performance of Various High-Voltage Drain-Extended MOS Devices. IEEE Trans Dev,2010,57(2):448-457
　　[9]Ru-Yi Su, P. Y. Chiang, Jeng Gong. Investigation on the Initial Hot-Carrier Injection in P-LDMOS Transistors With Shallow Trench Isolation Structure. IEEE Trans Dev,2008,55(2):3569-3573
　　[10]Appels J A , Vaes H M J .High voltage thin layer devices (RESURF devices) [A]. IEDM Tech Dig[C].1979,25(3):238-241
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文 　　[11]C. T. Huang, Bing-Yue Tsui.The Impact of Hing-Voltage Drift N-Well and Shallow Trench Isolation Layouts on Electrical Characteristics of LDMOSFETS. IEEE 2007
　　[12]Susanna Reggiani, Giorgio Baccarani. Explanation of the Rugged LDMOS Behaviour by Means of Numerical Analysis. IEEE Trans Dev,2009,56(11):2811-2817
　　[13]陈利,李开航,郭东辉.一种适用于高低压电路单片集成的LDMOS器件.微电子学.2006,6(36):837-842
　　[14]Patrick V O, Alonas G P. Relation between oxide thickness and the breakdown voltage of a planar junction with field relief electrode [J]. IEEE Trans Elec Dev,1979,26(7):1098-1100
　　[15] Mayank Shrivastava ,Maryam Shojaei Baghini. Part II: A Novel Scheme to Optimize the Mixed-Signal Performance and Hot-carrier Reliability of Drain-Extended MOS Devices. IEEE Trans Dev,2010,57(2):458-465
　　
　　作者简介
　　周杰,硕士研究生,研究方向为高压功率器件。
　　
　　美光推出车用高密度Axcell NOR闪存装置
　　
　　 美光科技宣布推出面向汽车应用的高密度Axcell NOR闪存装置,强化其在汽车市场广泛的产品组合和领先的技术。该装置采用最先进的NOR闪存工艺技术,为信息娱乐制造商、车内电脑和其它汽车电子产品提供最高容量的存储解决方案。
　　 美光的汽车产品组合包括传统和先进的DRAM解决方案、多样化的NOR和NAND闪存产品, 及一系列的eMMC存储解决方案。全新的65nm 512Mb车用Axcell NOR装置采用并行接口,完全符合汽车行业标准,也符合所有车用闪存组件数据完整性的要求。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文