[面向未来移动通信终端的片上网络设计]国产卫星移动通信终端牌照

　　摘要：随着通信技术和集成电路技术的飞速发展，功能越来越强的移动通信终端产品层出不穷。未来移动通信终端不仅要支持更高的数据传输速率，而且要融合更多的功能，同时还要支持多协议以实现无缝接入。这些特征要求使得未来移动通信终端片上系统需要集成更多的IP核，同时对IP核之间的通信协作效率要求更高。当前片上系统广泛使用的总线结构已经无法满足未来移动通信终端的上述要求，取而代之的将是片上网络结构。片上网络具有较好的可扩展性、灵活性、以及可重用性，并且可以在IP核数目增加时保持良好的性能。本文重点介绍了面向未来移动通信终端片上网络设计的几个关键技术，包括设计目标和约束条件、拓扑结构、布局、仿真等。根据这些关键技术，本文总结了面向未来移动通信终端的片上网络设计流程，详细阐述了各关键技术之间的相互关系，最后用一个例子来对该设计流程进行具体说明。关键字：片上网络；移动通信终端；设计流程；面向应用
　　
　　1　引言
　　
　　随着半导体工艺的快速发展，在一块芯片集成上亿晶体管已经成为现实。为了更加有效地在一块芯片上使用数目众多的晶体管，芯片的体系结构开始向多核发展。多核系统就是用多个低频率IP核产生超过高频率单核的处理效能，但是如何用这些IP核互连来建立有效的片上微型网络已经成为决定当前片上系统(System on Chip,SoC)性能的关键因素。传统的SoC核间互连使用的是共享总线结构，但是随着嵌入式电子产品对芯片性能需求的日益增长，总线型结构已经不再适用。首先，总线结构是采用仲裁机制指定获得总线使用权的设备，当参加竞争的设备较多时会引起严重的阻塞；其次，当片上集成的晶体管增加时，连线延迟将可能大于时钟周期从而造成时钟偏移；最后，总线结构很难甚至不能实现系统的同步。如果继续使用总线型结构，将要增加总线的频率和带宽，并且要为总线定义更多的模式以适应不同的协议，虽然可以克服设计时的复杂性，但是并不能取得良好的系统性能。
　　最近几年片上系统向着更高层次、更大规模的片上网络(Network onChip，NoC)发展，片上网络的核心思想是将计算机网络技术应用到芯片设计中来，使得核与核之间的数据交换通过用路由器连接的网络实现。片上网络结构和总线结构相比不仅具有较好的可扩展性、可重用性，而且可以在支持并行通信的同时，实现全局异步局部同步(GloballyAsynchronous Locally Synchronous，GALS)的时钟控制。其中可扩展性保证了更多IP核之间的互连，从而可以实现更多的功能扩展，这是用户对未来移动通信设备的基本要求。而可重用性对于网络的设计来说是一个很重要的设计原则，可重用性设计可以节省设计成本、提高设计的可靠性、缩短产品的上市周期。对于总线结构来说每个功能块是可重用的，但是通信结构无法重用，而片上网络只需在原系统上添加路由和相应的IP核，大大地加快了设计的进度。除此之外，由于总线结构采用媒质共享的方式实现通信，因此无法进行并行通信，而且在核与核之间的连线较长时，很难实现同步时钟控制，从而使芯片的性能受限。而片上网络结构的核与核之间是通过路由器实现互连的，因此可以实现并行通信，从而大大地增加了通信的带宽和效率。而且，片上网络结构将核与核之间的长连线用路由器之间的短连线代替，可以使用全局异步局部同步的方式进行时钟控制，这就解决了总线结构中遇到的时钟同步问题，还能在一定程度上减小通信时延，从而让系统的性能得到进一步的提高。以上这些都导致总线结构逐渐被片上网络结构所取代。
　　随着通信技术和集成电路技术的发展，用户对产品性能的要求越来越高，因此未来的移动通信设备要向着更高性能发展，也就意味着对芯片性能的要求越来越高。早期发展起来的片上网络是通用片上网络，通用片上网络结构一般是以同质IP核为基础的。虽然使用通用片上网络结构已经可以比使用总线结构取得更好的性能，但是随着用户对通信需求的日益增长和芯片上要集成的IP核的数目不断增加，通用片上网络已经无法满足系统的要求，主要表现在下面几点。首先，产品要支持更高的数据传输速率。目前的移动通信终端提供的上行和下行速率已经不能满足用户的需要，据估计，未来的移动终端传输数据的速率要达到100Mbps，是现在的100倍以上，为了同时传输这么多的数据就要提高产品的数据传输速率，提高数据传输速率就要求产品的数据处理能力以及核与核之间的数据传输速率也要进一步提高。第二，产品要融合更多的功能。现在的移动通信终端已经实现了多功能的融合包括通话、音乐播放器、照相机等，但是未来的移动通信设备将会融合更多强大的功能，例如虚拟现实、视频会议、安全监控功能等。多功能的融合意味着片上集成的IP核数目将会迅速增加，而且为了实现不同的功能未来片上网络的IP核将向异质发展，即片上的IP核会具有不同的尺寸、功能等。第三，产品要能够支持更多的无线通信协议。如今无线通信网络的种类繁多，每种网络用的协议和技术标准也不同，如果要保证通信设备从一种网络过渡到另一种网络时不会卅现通信盲点，设备就要同时支持多种协议并且可以自动进行切换。对于上面所讨论的未来移动终端的特征来说，通用片上网络结构已经不再适用，进而出现的是针对异质IP核的面向应用的片上网络。而且面向应用的片上网络只用满足系统对于特定性能的要求，因此和通用的通信结构相比可以在一定程度上减小功耗和芯片的面积，从而在支持数目众多的IP核的同时保持良好的性能。但是由于面向应用的片上网络的设计要对限制条件进行逐一的验证，这会使产品的上市周期增长，所以面向应用的片上网络的设计必须建立在一定的设计流程上，以缩短产品的设计时间。
　　
　　下面将对片上网络的设计流程进行讨论。文章的第二部分将对面向应用片上网络基本设计流程中的几个关键技术进行介绍，然后经过分析和总结，在第三部分总结了系统级的面向应用片上网络设计流程并图示，同时用一个实例来具体说明基于该设计流程设计片上网络系统的过程，最后将根据此设计流程设计的结构和一个手动设计的网络结构进行性能比较。
　　
　　2　面向应用的片上网络的设计
　　
　　不同的应用对系统的要求不同，面向应用的片上网络可以在设计之前对所要设计的系统进行静态的分析，从而得到系统所要满足的限制条件.这些限制条件是设计的基础，然后在满足限制条件的基础上，根据设计目标进行系统设计。具体的设计步骤为：第一步要明确设计目标和具体的限制条件，第二步就要根据限制条件设计出符合条件的拓扑结构，第三步是确定各IP核和路由器等在芯片上的位置，即进行布局设计。最后一步就是建立仿真模型，根据所得到的网络结构进行仿真环境配置，进而通过仿真得到最佳的网络结构。下面就来针对每一步进行具体的介绍。
　　
　　2.1　明确限制条件和设计目标 　　面向应用的片上网络设计在实现设计目标的同时，需要满足相应的限制条件。一般需要确定的参数有系统的频率、链路宽度、功耗、点到点时延、端到端时延、面积等。这些参数可以作为限制系统的条件，其中有些也可以作为评价一个系统好坏的标准即设计目标。由于不同系统的要求不同，所以作为限制条件和设计目标的参数并不是固定的。一般用来作为限制条件的参数有带宽、通信时延、功耗、面积、路由器个数等，可以只使用对其中一个参数的限制作为条件，也可以同时对几个参数进行限制。设计目标则一般是低通信时延、低功耗或者二者的线性组合。
　　
　　2.2　拓扑结构的设计
　　拓扑结构的设计也是整个设计过程中重要的部分。通用片上网络中的IP核大多是同质的，具有相同的尺寸、功能和通信要求等，所以采用规则的拓扑结构就可以完成片上网络的构建。由于现在的通信设备要支持的功能越来越多，IP核的尺寸、功能等也出现了很大的差异。对于尺寸各异的IP核，如果继续使用规则拓扑实现互连，则在芯片上要为每个IP核预留的面积必须不小于尺寸最大的IP核的面积，这样对于尺寸较小的JP核就造成了面积的浪费，从而无法得到高性能的系统。然而对于具体的应用系统，在片上网络设计之初就能够确定所采用IP核的具体功能和尺寸等特征，这些核之间的通信特征也可以提前预知。因此，在进行片上网络结构设计的时候，就可以针对这些IP核的特征，设计出满足系统要求、代价低、性能高的片上网络结构，这也是面向应用片上网络解决的主要问题之一。
　　针对片上网络拓扑结构的主要设计方式有两种，分别是拓扑生成和映射。拓扑生成是在给定通信任务图、系统参数限制(通信时延、功耗等)和IP核的基础上，增加路由器并确定IP核之间通过路由器的连接关系，从而获得满足系统要求的拓扑结构。而映射则是在给定上述相同条件的基础上，决定每个IP核在选定拓扑结构中的位置。利用上述两种方法可以得到满足所给限制条件的拓扑结构，对得到的每一种拓扑结构进行布局并仿真可以得到相应结构各方面的性能参数，对性能参数进行分析，并根据分析结果进一步设计拓扑结构即形成反馈，再重复仿真分析后即可筛选出相对最佳的结构。要对所得到的拓扑结构进行仿真得到性能参数，还要先确定各IP核和路由器的位置即布局。
　　
　　2.3　布局问题
　　布局用于确定片上网络拓扑结构中每个IP核、路由器、链路和网络接口等在芯片上的位置。每个IP核和路由器的位置直接影响着系统的布线，线长越长，信号传输的时延和功耗也会越大，最终决定了系统的性能和代价。因此，布局设计要基于系统的具体要求，在一个很大的设计空间中去检测每个可能的布局情况，从而获得最优的布局。对带宽、功耗、通信时延、面积等的限制既可以作为软件的输入来对布局空间进行筛选，也可以作为评价一个布局的性能指标。这个思想也广泛应用于以前的研究中，例如在[11]中，作者用带宽和通信时延作为限制，用功耗作为性能指标提供了可以保证服务质量的设计过程。在[12]中作者用通信时延限制作为输入，获得了代价最小的布局。在[13]中作者用通信时延限制作为输入，使用一种启发式算法对IP核和路由器进行布局，然后确定满足所有限制条件的路由路径来进行设计。用不同参数作为限制条件得到的结果一般是不同的，所以其性能也有差异，例如用点到点的时延作为限制条件，或者用端到端时延作为限制条件，由于端到端时延的限制可以用“借用时间”(horrow time)的概念，这就造成后者的设计空间更大，仿真结果表明后者可以比前者节省面积和功耗。另一方而，将不同的参数作为输入也会得到不同的结果，例如分别用时延限制和功耗限制作为输入，由于时延和功耗并非相互独立，当用另外的参数作为性能指标时，就不能兼顾系统对于时延和功耗的要求。因此在设计时要根据系统要求进行输入参数和性能指标的选择，从而得到最佳的布局。
　　
　　2.4　仿真
　　对于片上网络设计来说，如果每一种方案都用硬件来验证会使设计的成本大大增加，所以可以通过使用仿真软件对系统进行评价。仿真软件可以为片上网络的设计提供流量模型、IP核模型以及路由器等网络所需设备。用户只要手动选择设备，并根据要求配置各项参数就可以得到相应网络结构的性能参数。片上网络的复杂性在不断地增加，在仿真软件的基础上，产品从设计到推向市场的时间可以大大缩短。因此仿真在片上网络设计中也是很重要的。对于仿真来说，参数的设置是基础，下而以链路的容量为例来说明参数的设置，链路容量对于网络所需芯片的面积和功耗都会造成一定的影响。设置链路容量一般有两种情况，一种是将链路容量设置成统一的，一种是不同的链路设置不同的容量。前者由于要考虑到最差的情况所以会造成大量的资源浪费，后者可以根据具体的情况设定链路容量，因此可以得到较好的性能。在设计时应该根据需要选择设定的方式。完成仿真得到相应结构的性能参数后就可以参照系统要满足的限制条件和设计目标，对仿真结果进行分析并选择出符合所有限制条件的相对最佳的结构。
　　
　　3　实例
　　
　　3.1　片上网络系统级设计流程图
　　面向应用的片上网络设计首先要根据应用的要求确定系统的限制条件和设计目标，即设定各参数，然后根据这些参数进行拓扑结构和布局设计，其中需要通过仿真不断对拓扑和布局进行更新，最终获得满足设计要求和限制条件的最优拓扑结构及其布局。基于这一分析，我们得到而向应用的片上网络设计流程图，如图1所示。该设计流程中给出的系统输入主要有设计目标、约束条件和特定应用的通信特征，设计目标一般为低时延和低功耗，或者二者的线性组合，约束条件包括了带宽、时延、功耗、面积和路由器数目等的限制，而通信特征给出了IP核之间的通信关系及其流量大小等信息。基于这些系统输入，首先进行拓扑结构和布局的设计，其中布局的结果对拓扑结构设计具有一定的反馈作用，可以通过多次调整取得拓扑结构与布局之间的折中，这一关系如图1虚线框所示。经过上面的步骤可以得到所有可能的网络结构，为了进一步对这些结构的性能进行比较则要开始下一步的仿真。仿真是由仿真软件完成的，用仿真软件提供的流量模型、IP核模型、路由器和链路等构造片上网络模型并对参数进行设置，仿真得到各性能参数包括通信时延、功耗等，并根据仿真结果进一步更新网络的拓扑结构和布局，如图1中的性能反馈部分。如此下去直到得到最优的网络结构。此设计流程的输出则为最终设计的网络结构。
　　
　　3.2　实例分析
　　文献[9]中给出了一个包含30个核的系统，具体包括10个有缓冲的ARM7处理器、10个私有存储器、5个流量产生器、5个共享存储器。下面用一个例子来具体说明3.1节片上网络设计流程，并分别对一个手动设计的结构和基于该设计流程设计出来 的结构进行分析和性能比较。
　　手动设计的结构包含15个路由器，使用5*3的mesh结构，每一个路由器连接两个IP核，所选择的拓扑结构是经过高度优化的，最终的结构如图2所示。图中M表示处理器，s表示共享的存储器，P表示私有的存储器，T表示流量产生器。该结构能支持的最高的频率是885 MHz，功耗368.08 mW。
　　为了进一步减小占用的面积和功耗，下面采用上述的设计流程来确定网络结构。要确定网络的结构首先应该确定所需要使用的路由器的个数，在此设计过程中对于特定的链路宽度和频率不断变换路由器的数目，从而得到该频率和链路宽度下最佳的结构。重新设置链路宽度和频率，根据算法得到新的频率和链路宽度下的最佳结构，即采用迭代的方法确定每一种可能的组合。迭代的过程图如图4，最外层是系统工作频率的变化，最里面是路由器数目的变化，中间是链路宽度的变化，对每种情况进行仿真分析进而选出最佳的拓扑结构。
　　在上面的迭代中，路由器的个数是从1到30变化的，即从所有的IP核连在同一个路由器上到一个IP核连到一个路由器上，而链路宽度和网络的工作频率是确定链路带宽的主要参数，在这个过程中二者可以在一些适当的值上进行变化。但是为了和手动设计的网络结构相比较，文献[9]中将工作频率同样设置成885 MHz，实验证明此结构完全可以支持手动设计结构所能支持的最大频率。经过上面的过程后，确定最佳拓扑需要8个路由器，和手动设计的结构相比减少了所需的路由器，但是由于路由器和路由器之间的连线较长，所以要通过仿真进一步进行胜能的比较。下一步就是对所得的拓扑进行片上布局设计，将对时延的限制当做限制条件，采用sA算法㈣，即将所有的IP核和路由器在片上所有的排列情况进行遍历，再对所有的情况进行仿真，检测出不符合时延限制的网络结构将其抛弃，再分析符合时延限制的网络的功耗进而得到相对优越的结果。这个过程是建立在算法之上的，可以完全自动的生成，得到的最终结果如图4所示。按照设计流程设计的网络结构只需要消耗277.08 mW，而且生成最后的结构只需要用几个小时的时间，和以前的设计方法相比效率显著提高了。
　　芯片从单核发展到多核，多核的互连结构从总线再发展到现在的片上网络，芯片设计在最近几年已经发生了很大的变化。片上网络结构以其优越的性能已经逐渐应用于各种产品中。文中重点讨论了设计面向应用的片上网络的基本设计流程，在片上网络的设计中，最主要的就是确定其结构，包括网络拓扑结构的设计和在芯片上的布局。根据所需要满足的限制条件和一定的算法得到合适的结构，在得到所有可能的结构后进行仿真，并分析其性能，根据分析结果进一步更新网络结构直到最终获得最佳结构，从而完成片上网络的设计。
　　在文章的最后举了一个按照设计流程设计的片上网络具体说明了该设计流程，并且在相同的工作频率下和手动设计的网络结构进行了性能的对比，结果表明，按照设计流程设计的结构完全可以支持手动设计结构能支持的最大频率，而且其所需要的芯片面积和功耗也相对较小。在未来的设计中片上网络基本的设计流程是不会变的，要想进一步提高网络的性能，主要是对生成网络结构的算法包括生成拓扑的算法、映射算法和布局算法的改善，即对不同的系统要选择或设计合适的算法。