基于九天ＥＤＡ系统的全定制版图设计 乌版图系统安装您在什么地方

　　摘要：以反相器等基本单元版图设计为基础，利用华大电子推广的九天EDA系统软件，采用0.6um硅栅CMOS工艺，按照全定制集成电路的后端设计流程，即基本单元建立、版图布局布线以及版图验证对用于数据采集的D触发器进行版图设计。其中着重对数字电路基本逻辑门版图设计技术进行了探讨。此版图已用于相关芯片的设计中，结果表明通过该软件系统设计的D触发器完全符合设计要求。
　　关键词：版图设计；九天EDA系统；D触发器
　　
　　Full-Custom Layout Design Based on the Platform
　　of Zeni EDA System
　　
　　YANG Yi-zhong , XIE Guang-jun, Dai Cong-yin
　　（Dept. of Applied Physics, Hefei University of Technology, Hefei 230009, China）
　　
　　Abstract: Layout of D flip-flop based on some basic units such as inverter has been designed by using platform of Zeni EDA software system produced by China Integrated Circuit Design Center, adopting 0.6um Si-gate CMOS process, following a full-custom IC design flow of back-end, i.e. the construction of basic cell libraries, placement & routing and then layout verification, which is used for data collection unit. Layout design technique about elementary logic gate of digital circuit has been discussed in detail. The layout has been used in an IC. The result shows that design using Zeni EDA software system satisfies design requirement exactly.
　　Key words: layout design; Zeni EDA system; D flip-flop
　　
　　1引言
　　
　　集成电路（Integrated Circuit，IC）把成千上万的电子元件包括晶体管、电阻、电容甚至电感集成在一个微小的芯片上。集成电路版图设计的合理与否、正确与否直接影响到集成电路产品的最终性能[1]。目前，集成电路版图设计的EDA （ Electronic Design Automation）工具较多，但主流的集成电路版图设计的EDA工具价格昂贵，而我国自主开发的九天EDA系统，具有很高的性价比，为我们提供了理想的集成电路设计工具。
　　
　　2基本概念
　　
　　 2.1 版图
　　版图是将三维的立体结构转换为二维平面上的几何图形的设计过程，是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。它包括了电路尺寸、各层拓扑定义等器件的相关物理信息，是设计者交付给代工厂的最终输出。
　　
　　 2.2 版图设计
　　 它将电路设计中的每一个元器件包括晶体管、电阻、电容等以及它们之间的连线转换成集成电路制造所需要的版图信息。主要包括图形划分、版图规划、布局布线及压缩等步骤[2]。版图设计是实现集成电路制造的必不可少的环节，它不仅关系到集成电路的功能是否正确，而且会在一定程度上影响集成电路的性能、面积、成本与功耗及可靠性等[3]。版图设计是集成电路从设计走向制造的桥梁。
　　
　　 2.3 集成电路版图实现方法
　　集成电路版图实现方法可以分为全定制（Full-Custom）设计和半定制（Semi-Custom）设计[4]。半定制设计方法包括门阵列设计方法、门海设计方法、标准单元设计方法、积木块设计方法及可编程逻辑器件设计方法等。全定制设计方法是利用人机交互图形系统，由版图设计人员从每一个半导体器件的图形、尺寸开始设计，直至整个版图的布局和布线。全定制设计的特点是针对每一个元件进行电路参数和版图参数的优化，可以得到最佳的性能以及最小的芯片尺寸，有利于提高集成度和降低生产成本。随着设计自动化的不断进步，全定制设计所占比例逐年下降[5]。
　　
　　3九天EDA系统简介
　　
　　华大电子推广的应用的九天EDA系统是我国自主研发的大规模集成电路设计EDA工具，与国际上主流EDA系统兼容，支持百万门级的集成电路设计规模，可进行国际通用的标准数据格式转换，它已经在商业化的集成电路设计公司以及东南大学等国内二十多所高校中得到了应用，特别是在模拟和高速集成电路的设计中发挥了作用，成功开发出了许多实用的集成电路芯片[6]。其主要包括下面几个部分[7]：ZeniSE（ Schematic Editor）原理图编辑工具，它可以进行EDIF格式转换，支持第三方的Spice仿真嵌入； ） ZeniPDT （ Physical Design Tool）版图编辑工具；它能提供多层次、多视窗、多单元的版图编辑功能，同时能够支持百万门规模的版图编辑操作；ZeniVERI （ Physical Design Verification Tools）版图验证工具它可以进行几何设计规则检查（DRC） 、电学规则检查（ ERC） 及逻辑图网表和版图网表比较（LVS）等。
　　
　　版图设计用到的工具模块是ZeniPDT，它具备层次化编辑和在线设计规则检查能力，并提供标准数据写出接口。其设计流程如图1所示[8]，
　　
　　4设计实例
　　
　　 任何一个CMOS数字电路系统都是由一些基本的逻辑单元（非门、与非门、或非门等）组成，而基本单元版图的设计是基于晶体管级的电路图设计的。因而在版图设计中，主要涉及到如何设计掩膜版的形状、如何排列晶体管、接触孔的位置的安排以及信号引线的位置安排等。以下以一个用于数据采集的D触发器为例进行设计。
　　 4.1 D触发器电路图及工作原理
　　D触发器电路图，如图2所示，此电路图是通过九天EDA系统工具的ZSE模块构建的，其基本工作原理是：首先设置CLB=1。当时钟信号CLK=0时，DATA信号通过导通的TG1进入主寄存器单元，从寄存器由于TG4的导通而形成闭合环路，锁存原来的信号，维持输出信号不变。当CLK从0跳变到1时，主寄存器单元由于TG2的导通而形成闭合回路，锁存住上半拍输入的DATA信号，这个信号同时又通过TG3经一个与非门和一个反相器到达Q端输出。当CLK再从1跳变到0时，D触发器又进入输入信号并锁存原来的输出状态。对于记忆单元有时必须进行设置，电路中的CLB信号就担当了触发器置0 的任务。当CLB=0时，两个与非门的输出被强制置到1，不论时钟处于0还是1，输出端Q均被置为0。
　　
　　 4.2 D触发器子单元版图设计
　　
　　图2所示的D触发器由五个反相器、两个与非门、两个传输门和两个钟控反相器组成。选择适当的逻辑门单元版图，用这些单元模块构成D触发器。
　　对于全定制的集成电路版图设计，需要工作平台，包括设计硬件、设计使用的EDA软件以及版图设计的工艺文件和规则文件。此D触发器的设计硬件是一台SUN Ultra10工作站，设计软件是九天EDA系统，采用0.6um硅栅CMOS工艺。
　　CMOS反相器是数字电路中最基本单元，由一对互补的MOS管组成。上面为PMOS管（负载管），下面为NMOS管（驱动管）。由反相器电路的逻辑“非”功能可以扩展出“与非”、“或非”等基本逻辑电路，进而得到各种组合逻辑电路和时序逻辑电路。
　　在电路图中，各器件端点之间所画的线表示连线，可以用两条线的简单交叉来表示。但对于具体的物理版图设计，必须关心不同连线层之间物理上的相互关系。在硅CMOS工艺中，不能把N型和 P型扩散区直接连接。因此，在物理结构上必须有一种实现简单的漏极之间的连接方法。例如，在物理版图中至少需要一条连线和两个接触孔。这条连线通常采用金属线。可得如图3（a）所示的反相器的局部的符号电路版图。同理，可以通过金属线和接触孔制作MOS管源端连接到电源VDD和地VSS的简单连线，如图3（b）所示。电源线和地线通常采用金属线，栅极连接可以用简单的多晶硅条制作。图3（c）给出了最后的符号电路版图。
　　通过九天版图设计工具绘制的反相器版图如图4所示。其他基本单元的版图可依此建立。
　　
　　
　　
　　4.3 D触发器版图设计
　　先建立一个名为DFF的库，然后把建立的各个单元版图保存在DFF库中，同时在库中建立名为dff的新单元。调用各子单元，并进行相应D触发器的版图布局，接着就是单元间的连线。主要用到的层是金属1、金属2和多晶硅进行连接布线。接触孔是用来连接有源区和金属1，通孔用来连接金属1和金属2，多晶硅和多晶硅以及相同层金属之间可以直接连接。版图设计完成后，再利用版图验证工具ZeniVERI对该版图进行了版图验证。最后，经过验证后D触发器的版图如图5所示。
　　
　　5结语
　　
　　在分析CMOS 0.6um设计规则和工艺文件后，采用九天EDA系统，以D触发器为例进行了版图设计。实践表明，九天EDA系统工具具有很好的界面和处理能力。该版图已用于相关芯片的设计中，设计的D触发器完全符合设计要求。
　　
　　参考文献
　　[1] Chen A, Chen V, Hsu C. Statistical multi-objective optimization and its application to IC layout design for E-tests[C]. 2007 International Symposium on Semiconductor Manufacturing, ISSM - Conference Proceedings, 2007, 138-141.
　　[2] 程未, 冯勇建, 杨涵. 集成电路版图（layout） 设计方法与实例[J]. 现代电子技术, 2003, 26 （3） : 75-78.
　　[3] 王兆勇, 胡子阳, 郑杨. 自动布局布线及验证研究[J]. 微处理机, 2008,1:31�32.
　　[4] 王志功, 景为平. 集成电路设计技术与工具[M]. 南京:东南大学出版社, 2007:6-11.
　　[5] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 周润德译. 数字集成电路――电路、系统与设计（第二版）[M], 北京:电子工业出版社, 2006, 48-51.
　　[6] 易茂祥, 毛剑波, 杨明武等. 基于华大EDA软件的实验教学研究[J]. 实验科学与技术, 2006, 5:71-72.
　　[7] China Integrated Circuit Design Center. Zeni Manual Version 3.2, 2004.
　　[8] 施敏, 徐晨. 基于九天EDA系统的集成电路版图设计[J]. 南通工学院学报（自然科学版） , 2004, 3 （4）:101-103.
　　
　　作者简介
　　杨依忠，讲师，主要研究方向是混合集成电路设计。