【数字电子技术试卷A(后附答案)】数字电子技术及应用试卷
诚信应考, 考试作弊将带来严重后果！
华南理工大学期末考试
《数字电子技术》试卷A
注意事项：1. 考前请将密封线内填写清楚；
2. 所有答案请直接答在试卷上(或答题纸上) ；
3．考试形式: 闭卷；
。
一. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案
1
A.10000000 B. [1**********]0 C.100000000 D.100101000
2. 已知函数F 的卡诺图如图1-1, 试求其最简与或表达式
3. 已知函数的反演式为
，其原函数为（ ）。
A ． B．
C ． D． 4．对于TTL 数字集成电路来说，下列说法那个是错误的：
（A ） 电源电压极性不得接反，其额定值为5V ； （B ） 不使用的输入端接1；
（C ） 输入端可串接电阻，但电阻值不应太大； （D ） OC 门输出端可以并接。
5．欲将正弦信号转换成与之频率相同的脉冲信号，应用
A.T，触发器 B. 施密特触发器 C.A/D转换器 D.移位寄存器 6．下列A/D转换器中转换速度最快的是（ ）。
A. 并联比较型 B.双积分型 C.计数型 D. 逐次渐近型
7. 一个含有32768个存储单元的ROM ，有8个数据输出端，其地址输入端有（）个。
A. 10 B. 11 C. 12 D. 8 8. 如图1-2，在TTL 门组成的电路中，与非门的输入电流为I iL ≤–1mA ‚I iH ≤20μA 。G 1输出低电平时输出电流的最大值为I OL(max)=10mA，输出高电平时最大输出电流为I OH(max)=–0.4mA 。门G 1的扇出系数是（ ）。 A. 1 B. 4 C. 5 D. 10
9. 十数制数2006.375转换为二进制数是： A. [1**********].011 B. 1101011111.11
C. [1**********].11 D. 1101011111.011 10. TTL或非门多余输入端的处理是:
A. 悬空 B. 接高电平 C. 接低电平 D. 接”1”
二. 填空题(每小题2分，共20分)
1. CMOS 传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将______________。
2. 写出四种逻辑函数的表示方法：
_______________________________________________________________; 3. 逻辑电路中, 高电平用1表示, 低电平用0表示, 则称为___逻辑;
4. 把JK 触发器改成T 触发器的方法是_____________。
5. 组合逻辑电路是指电路的输出仅由当前的_____________决定。
6. 5个地址输入端译码器，其译码输出信号最多应有_____________个。
7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做_____________。 8．一片ROM 有10根地址线，8根数据输出线，ROM 共有________个存储单元。 9．N 个触发器组成的计数器最多可以组成_____________进制的计数器。 8. 基本RS 触发器的约束条件是_____________。
三．电路分析题（36分）
1. 图3-1(a)所示电路, 移位寄存器原来的数据是，数据从Di 顺序输入到移位寄存器, 试问:
(1) 在图3-1(b)所示输入波形作用下, 在T 1到T 2期间, 输出端X 、Y 的波形? (2) 该电路的逻辑功能? （12分）
2. 图3-2为两个时钟发生器, 图中R 1=510Ω, R2=10KΩ,C=0.1uF。（12分） （1） 写出JK 触发器的状态方程及输出V 1、V 2的表达式； （2） 画出555定时器的输出V O 以及V 1、V 2的波形； （3） 计算V 1的周期和脉冲宽度Tw.
555定时器功能表
3．双积分A/D转换器如图3-3所示, 试回答以下问题: （12分）
(1)若被测电压Vi 的最大值为2V, 要求分辩
率小于0.1mV, 问二进制计数器是多少位的?
(2)若时钟脉冲频率为200kHz, 则对Vi 进行采样的时间T 1为多长?
(3)若时钟脉冲频率为
200kHz, 值为5V, 积分时间常数是多少?
, 已知, 输出电压Vo 的最大
四．电路设计题(24分)
1） 试用一片双4选1的数据选择器74LS153和必要的门电路，设计下面逻 辑函数
，并在器件图上画出相应的电路图。（10分）
双4
2. 试用JK 触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。(14分)
>试卷(2007.1)A(答案)
一. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案
二. 填空题(每小题2分，共20分)
1. CMOS 传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将增大。 2. 逻辑函数的四种表示方法是真值表、逻辑电路图、逻辑函数式、卡诺图。 3. 逻辑电路中, 高电平用1表示, 低电平用0表示, 则称为正逻辑;
4. 把JK 触发器改成T 触发器的方法是。
5. 6. 5变量输入译码器，其译码输出信号最多应有个。
7. 8．一片ROM 有10根地址线，8根数据输出线，ROM 共有个存储单元。 9．N 个触发器组成的计数器最多可以组成n 进制的计数器。 8. 基本RS 触发器的约束条件是
三．电路分析题（36分）
1. 图3-1(a)所示电路, 移位寄存器原来的数据是，数据从Di 顺序输入到移位寄存器, 试问:
在图3-1(b)所示输入波形作用下, 在T 1到T 2期间, 输出端X 、Y 的波形? （12分）
2. 图3-2为两个时钟发生器, 图中R 1=510Ω, R2=10KΩ,C=0.1uF。（12分） （1） 写出触发器的状态方程及输出V 1、V 2的方程； （2） 画出555定时器的输出V O 以及V 1、V 2的波形； （3） 计算V 1的周期和脉冲宽度Tw. （1）
,
（2）
（3）
3．双积分A/D转换器如图3-3所示, 试回答以下问题: （12分）
(1)若被测电压Vi 的最大值为2V, 要求可分辩的电压小于0.1mV, 问二进制计数器是多少位的?
(2)若时钟脉冲频率为200kHz, 则对Vi 进行采样的时间T 1为多长? (3)若时钟脉冲频率为
200kHz,
,
已知, 输出电压Vo 的最大值为5V, 积分时间常数是多少?
(1)
，所以
(2)
(3)
, 所以
四．电路设计题(24分)
1） 试用一片双4选1的数据选择器74LS153
和必要的门电路，设计下面逻辑函数
，并在器件图上画出相应的电路图。（10分）
双4
令
.
则
2. 试用JK 触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。(14分)
解：根据题意，得状态转换图如下：
所以：
能自启动。因为：
评分标准
2007.1（本科）
一. 单项选择题： 每小题2分，共20分。
二. 填空题: 每小题2分，共20分。 三．电路分析题 1．共12分，其中
①写出触发器的激励方程或输出X 、Y 的逻辑式 3分
②画对Q 2Q 1Q 0的波形 3分 ③画对两个触发器的输入端D 的波形 3分 ④画对输出X 、Y 的波形 3分
2．共12分，其中
①第一小问 4分 ②第二小问 4分 ③第三小问 4分
3．共12分，其中
①第一小问 4分 ②第二小问 4分 ③第三小问 4分
四 设计题
1．共10分，其中
①写出Y 的最小项之和的标准形式 ②把4选一的选择器扩展成8选一的选择器 ③正确确定A 3A 2A 1以及D 0D 1D 2D 3D 4D 5D 6D 7 3分 2分 3分 ④画出逻辑图
2．共14分，其中
①状态转换图 ②卡诺图化简，得状态方程 ③求激励方程 ④画出逻辑图 ⑤自启动分析
《数字电子技术》试卷A
2分
3分 3分 3分 3分 2分
11 / 11