[CMOS掉电检测及保护电路设计]如何检测保护电路故障?

　　摘要:本文设计了一款电源电压检测保护电路,该电路由电阻分压电路、带隙基准电路、高精度比较器和输出缓冲电路组成。详细说明了各部分的电路及版图设计,并给出Spectre仿真结果。该电路采用SMIC 0.18μm混合信号工艺实现。电路结构简单,易于实现,可集成在单片机内部,提高单片机的可靠性。
　　关键词:CMOS;带隙基准;掉电检测保护
　　
　　Abstract: A low-power protect circuit is presented. The circuit is composed of resistive division, bandgap, comparator and output buffer. The paper has provided the design of circuit and layout. The simulation results prove the circuit can work well. The low-power protect circuit is implemented in SMIC 0.18?m Mixed-signal technology. The whole structure is simple and the circuit is easy to implement. It can be integrated in singlechip.
　　Key Words: CMOS ,bandgap, low-power protect circuit
　　
　　1引言
　　
　　 在单片机系统中,时常会遇到系统电源电压瞬时欠压和意外掉电的情况,前者可能会导致单片机程序“跑飞”,而令系统无法正常工作,后者将丢失重要数据而不能恢复。监视定时器侦测到异常状态就会使单片机自动复位,让程序重新回到正确流程。但是在某些场合,当电源电压本身的原因,致使电源电压下降,当下降到一定程度时,会使驱动能力下降,从而导致数据混乱甚至数据丢失无法恢复。为了尽量避免这些情况的出现,需要加上掉电检测和保护电路,以提高系统的可靠性和安全性。掉电检测和保护电路对电源电压进行监控,一旦电源电压下降某一下限阈值时,掉电保护电路输出复位信号,使单片机处于复位状态,待电源电压恢复正常值时,单片机恢复正常工作。本文设计一种简单,容易实现的电源电压监测和保护电路,该电路工作可靠,可集成在单片机及微处理器系统内,减少系统的外围器件,降低成本。同时,该电路结构还可以作为高压或功率集成电路等的电源保护电路。
　　
　　2掉电检测和保护电路设计
　　
　　 电路结构如图1所示,取样电阻R1、R2对电源电压分压后输入至比较器一端,比较器另一端接1.2 V参考电压。当电源电压经分压后低于1.2 V,则比较器输出低电平复位信号,使单片机处于复位状态。当电源电压恢复时,输出高电平信号,单片机恢复正常工作。输出缓冲驱动电路对比较器输出的信号进行整形,增加输出信号的驱动能力。
　　
　　2.1 参考电压源
　　 检测保护电路中,需要检测的是电源电压,故参考电压源的输出需与电源电压无关,同时考虑到工作环境的影响,参考源的输出还应该与温度无关。在CMOS电路中利用带隙基准源实现这样的基准电压是我们常用的方法[1]。本文采用的带隙基准源电路如图2所示,由运算放大器、带隙基准核心电路及启动电路三部分构成。其中Q1~Q3双极晶体管,在CMOS工艺可由寄生的管子得到,将N阱中的P+区作为发射区,N阱本身作为基区,P型衬底作为集电区,则可以构成一个PNP管。其中衬底形成的集电区必然连接到最低电位,以确保衬底和MOS源漏构成的二极管反偏。晶体管Q2发射结的面积是Q1发射结面积的N倍,电阻R2的阻值是R1的K倍。 运算放大器具有很高的增益使得节点A和节点B的电位相等,又由于PM5、PM6、PM7尺寸相同,故迫使流过三极管Q1、Q2、Q3电流相等,则可得到输出的参考电压:是一个正温度系数的电压,在室温下温度系数为0.087 mV/℃,VBE是一个负温度系数的电压,室温下温度系数为-1.5 mV/℃。[1]所以选取合适N值和电阻比例K就可以在输出端得到零温度系数的电压。在本设计中取N = 24,K = 5.18,经过仿真可以得到该电路在输出为1.2 V时,温度系数最小,温度在0-80℃变化时,输出电压变化为5 mV,完全可以满足检测电路的需求。考虑匹配性,R1和R2电阻要选取相同材料的电阻,CMOS工艺中POLY电阻是控制比好的电阻,故选择POLY电阻。同时Q1、Q2、Q3也要求较好的匹配性,可以从版图设计上来考虑,这在本文第3节中有详细说明。PM5~PM7的设计尺寸如图2中所标出,W、L的单位为μm。
　　 为了使带隙基准源可以很好地工作,其中的运算放大器,应具有足够高的增益,同时为了使整体电路工作稳定运算放大器的相位裕度必须大于45℃。运放的失调电压会使带隙基准输出电压产生误差,所以运放应该具有很小的失调电压[1]。为此在设计运放时,应采用大尺寸器件。如图2所示,运算放大器采用全差分的结构,NM1-NM5、PM1-PM5构成两级运放,该运放的增益为60 dB,相位裕度为60°。
　　 由于电路采用自偏置的结构,电路在开始工作时,运算放大器的输出电压存在不定状态,一旦输出电压大于VDD-VTP,电路将无法正常工作。图2中SM1-SM5组成启动电路,当电源上电时,运放的输出大于VDD-VTP时SM5导通将PM5-PM7的栅极电位拉低,PM5-PM7导通,电流注入带隙基准电路。电路正常工作后SM4导通,将SM5栅极电位拉低,SM5截止不影响带隙电路的正常工作。
　　
　　 2.2 高精度比较器及输出缓冲电路
　　高性能的比较器,首先要求有足够的增益以达到所要求的精度。此外失调电压和输出摆幅也是衡量比较器性能的两个重要指标。两级差分比较器具有高精度,小失调电压和大的输出摆幅的优点,同时该电路结构简单易于实现。图3所示为本文采用的两级差分比较器[2]。第一级为差分输出级,为了得到高增益,采用两只PMOS管作为电流源负载,第二级采用共源级放大器,进一步提高增益。
　　输出缓冲级实现对比较器输出电压进行整形,电路结构如图3所示,采用的是简单的两级反相器的结构,同时该电路可以提高输出电路的驱动能力。由于输出采用了推挽式的结构,故可在输出端得到满幅度的输出,VOH = VDD,VOL = GND。
　　
　　3版图设计
　　
　　 带隙基准中差分运放的失调电压会引起输出电压的误差,故应注意输入对管的匹配性以及输入信号的对称性以减小失调电压。输入信号在可能的情况下可以采用差分布线,输入对管采用四方交差的技术[3],运放的两个负载PMOS管放在同一个阱里。在2.1中我们提到电阻R1和R2要求有较好的匹配性,采用根器件的方法[3]和共质心技术如图4(b)所示,此外Q1、Q2也要求有较好的匹配性,也采用共质心技术如图4(a)所示。
　　 本文设计的版图如图5所示,左半部及右上半部分为带隙基准源的电路。右下半部为比较器及输出缓冲电路。
　　
　　4仿真结果及结论
　　
　　 采用SMIC 0.18μm混合信号工艺,用Cadence的spectre进行仿真,仿真波形如图6所示。假设电源电压是线性下降的,当电源电压由3.3 V下降到2.6 V时,检测保护电路输出低电平,作为单片机的复位信号,使单片机复位。当电源电压上升到2.6 V以上时,电路输出高电平,结束复位信号,使单片机恢复正常工作。
　　 本文设计的掉电检测保护电路,电路结构简单,易于实现,可集成于单片机内部,提高单片机的可靠性。同时该电路也可以使用于其他需要电压监控和保护的场合,例如充电电路的充电指示等。
　　
　　参考文献
　　[1] [美]毕查德・拉扎维著,陈贵灿 程军 张瑞智等译. 模拟CMOS集成电路设计. 西安:西安交通大学出版社,2003. 314~318
　　[2] Philip E. Allen,Douglas R. Holberg著,冯军,李智群译. CMOS模拟集成电路设计. 北京:电子工业出版社,2007. 363~375
　　[3] [美]Christopher Saint,Judy Saint著,周润德,金申美译. 集成电路掩膜设计――版图技术基础. 北京:清华大学出版社,2006. 101~110
　　[4]Philip K.T.Mok and Ka Nang Leung,“Design Considerations of Recent Advanced Low-Voltage Low-Temperature-Coefficient CMOS Bandgap Voltage Reference”,IEEE 2004 CUSTOM INTERGRATED CIRCUITS CONFERENCE,pp.635-642,2004
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文