[原子层沉积技术及其在半导体中的应用_申灿]原子沉积技术

第43卷第4期2006年7月

. 43, No . 4

　　　　　　　　　　真　空　　VAC UUM 　　　　　　　　　　　　　　　　Vol

原子层沉积技术及其在半导体中的应用

申　灿, 刘雄英, 黄光周

(华南理工大学电子与信息学院, 广东　广州　510640)

*

摘　要:首先简述原子层沉积(A L D ) 技术的发展背景, 通过分析A L D 的互补性和自限制性等工艺基础, 介绍了它在膜层的均匀性、保形性以及膜厚控制能力等方面的优势, 着重列举A L D 在半导体互连技术、高k 电介质等方面的应用。同时指出了目前A LD 工艺中存在的主要问题。关键词:原子层沉积; 前驱体; 半导体

中图分类号:T N 305. 8; T B43　　　　文献标识码:A 　　　　文章编号:1002-0322(2006) 04-0001-06

Atomic layer deposition and its applications in semiconductor

SHEN Can, LIU Xio ng -ying, HUANG Guang -zhou

(College of Electronic and I nf or mation Engineer ing , South China Univer sity o f T echnology ,

Guangz hou 510640, China )

Abstract :T he miniatur izatio n of semico nduct or devices acceler ates t he development o f atomic layer deposit ion (A L D )

techno log y. Rev iew s the adv antag es of A L D in unifo rmity and confor mality by analyzing its com plementarity and self-limita tio n. AL D has many pot ential applica tio ns in semiconducto r such as inter connectio n, gate dielectric, capacitor s etc. But , some pro blems ar e found t o be solved in A LD techno lo gy at present .

Key words :atom ic layer deposition; precursor; semiconductor 　　原子层沉积(ALD:Atomic Layer Deposition) 技术也被称为ALCVD (Ato mic Lay er Chemical Vapo r Deposition)

[3]

1　技术背景

随着IC 尺寸向65nm 甚至更细的线宽转变[7], 对半导体中主要的薄膜提出了更高的要求:栅极电介质、DRAM (Dynam ic Random Access M em ory ) 电容电介质转向采用高k 电介质[8]; 所需覆盖的孔洞其深宽比高达100∶1; 互连扩散阻挡层也变得越来越薄[10]。目前的沉积技术难以胜任。

在传统工艺中, 由于存在厚度控制和膜层均匀性的问题, 因此通过CVD (Chem ical Vapor Deposition ) 与PVD(Phy sical Vapor Deposition) 工艺所生成的膜很难突破10nm 和20nm 的极限, 且只有在深宽比不超过10∶1时, CVD 工艺才能保证100%的覆盖率, 而PVD 则只能达到50%[7]。显然, 传统的工艺不能完全满足未来半导体的发展要求。在这种情形下, ALD 技术得到了广泛的关注。

[9]

。早在上世纪70年代就由芬兰

人T. Suntola 和J. A nsto n 取得了该技术的专利[4]。采用ALD 技术所沉积的薄膜不但均匀, 而且纯度高、保形性好, 同时能精确的控制膜层厚度和组分。

近几年来, 关于ALD 的应用研究已经取得了许多成果。特别在半导体集成电路(IC:Integ rated Circuit) 中的应用, 部分厂商已经开发了相应的原子

层沉积设备, 例如AM AT 的iCuB /S 系统[5], 使用原子层沉积方式来沉积氮化钽阻挡层(T aN bar rier

[6]

layer ) ; AMA T 的Sprint Plus 系统使用原子层沉积方式沉积金属钨, 可针对微小的电路结构, 提供很好的孔洞填补能力[2]。

本文首先介绍ALD 技术产生背景, 并与传统的薄膜沉积工艺进行对比。然后, 详细阐述了ALD 技术的工作过程及其工艺特点。应对半导体器件技术小型化的要求, ALD 技术在微电子方面得到广泛应用, 我们着重分析ALD 在这方面应用的国际概况。最后, 分析了ALD 技术目前存在的不足, 并对其发展前景进行了展望。

2　ALD 工艺过程及工艺特点

ALD 工艺类似于CVD 工艺, 但它们之间依然存在着较大的区别:在标准CVD 工艺过程中, 化学蒸气不断的通入真空室内, 因此该沉积过程是连续

　收稿日期:2005-12-08

　作者简介:申　灿(1979-) , 男, 贵州省贵阳市人, 硕士生。

*基金项目:1. 广东省自然科学基金(B 06-6050600) ; 2. 华南理工大学自然科学基金(B 605E 5050410) ; 3. 广东省重点科技攻关

・2・真　空　　VACUUM 　　　　　　　　　　　　　　　　　　　第43卷

的。所沉积薄膜的厚度跟温度、压力、气体流量以及流动的均匀性、化学原料的损耗、时间等多种因素有关。正因为相关影响因素太多, 所以很难对膜厚进行精确的控制。而在ALD 工艺过程中, 则是将不同的反应物(前驱体) 以气体脉冲的形式交替送入反应室中。显然, ALD 并非一个连续的工艺过程。同时人们发现:相对于传统的沉积工艺而言, ALD 在膜层的均匀性、保形性、阶梯覆盖率以及厚度控制等方面都具有明显的优势。而这些优势均源于ALD 工艺中两个最为重要的工艺基础:表面反应的互补性与自限制性。

2. 1　互补性

对于二元系统, 我们可将ALD 工艺过程中的一个反应周期分为两个阶段:首先通入第一种前驱体的气体脉冲, 使之与基片表面 0发生化学吸附(或者表面化学反应) , 形成新表面 1, 随后利用惰性气体脉冲净化反应室; 然后通入第二种前驱体的气体脉冲, 与表面 1发生化学反应, 形成另一新表面 2, 紧接着通入用于净化反应室的惰性气体脉冲。当然, 0和 2所具备的功能团可以相似, 也可以不同, 但 2必须能够与第一种前驱体发生化学吸附或者化学反应, 以便反应能再次进入新的循环。经过若干个周期的反应, 最终实现整个ALD 工艺过程。因此, 互补性是维持沉积过程的关键。2. 2　自限制性

自限制意味着每一个反应步骤所沉积于表面的材料, 在物质的量上是一定的, 并且恰好以饱和量覆盖表面的每一个部分。由于自限制性的存在, ALD 技术表现出许多明显的优势:均匀性好、覆盖率高、膜厚易于控制。

目前ALD 反应过程有两种实现机制:CS -ALD (Chemiso rption-saturated ALD ) 和RS-ALD (Reaction Sequence ALD) 。

2. 2. 1　CS -ALD (化学饱和吸附+交换反应模式)

假设存在两种反应前驱体我们命名为:M L 2和AN 2, 在图1中。

(a) 先通入气态的第一种前驱体M L 2;

(b ) 通过化学吸附作用将M L 2饱和的吸附于基片表面, 随后通入惰性气体净化反应室, 除去多余的ML 2; (c) 然后再通入第二种前驱体AN 2, 并与基片表面发生如下交换反应:

　　M L 2+AN 2→M A (薄膜) +2LN ↑(1)

(d) 当基片表面上M L 2的量耗尽(达到反应平衡状态) 时, 反应停止, 再次通入惰性气体净化反应室, 除去副产物LN 和多余的AN 2, 从而得到所需的M

A 原子层。

附实现的。当吸附到达饱和状态时, 基片表面所吸附M L 2的量不再改变, 形成动态平衡。从而限制了M L 2参与后续反应的量。

图1　CS -ALD 过程[25]Fig . 1　C S -ALD proces s [25]

2. 2. 2　RS-ALD(连续表面反应模式)

该模式与CS -ALD 的最大区别在于:每一种前驱体与基片之间的主要作用是表面化学反应, 而非化学吸附。在图2中。

(a ) 最初的基片表面具有功能团AN , 当通入第一种前驱体M L 2时, 发生如下反应:　　AN +M L 2→AM L+LN ↑

(2)

(b) 形成具有另一种功能团ML 的新表面, 随后通入惰性气体净化反应室, 除去反应副产物LN 和多余的M L 2;

(c) 然后, 再通入第二种前驱体AN 2, 与功能团M L 发生下列反应:

　　M L +AN 2→M AN +LN ↑(3)

(d) 生成产物M AN, 形成又一新表面, 反应副产物和多余的前驱体同样利用惰性气体脉冲除去, 以净化反应室。

注意到, 基片上经过以上四步(一个反应周期) 所形成的新表面, 同样具有功能团AN , 能与前驱体M L 2发生式(2) 的反应, 因此它相似于最初的基片表面。例如Al 2O 3的沉积　　2Al (CH 3) 3+3H 2O A 　AlOH+Al(CH 3) 3

[11]

, 其总反应为:2O 3+6CH 4

(4)

该反应可分为如下两个半反应:

CH 3) 2+CH 4(5)

B 　AlCH 3+H 2O +CH 4(6)

通过分步进行, 实现ABA B …相互交替的循环反应, 最终得到氧化铝薄膜。控制循环次数就能够实现对膜厚的精确控制。可见, 在RS-ALD 模式中, 整个ALD 过程的自限制性是由基片表面上参与反应的相关功能团的有限量决定的。

虽然上述两种反应的实现机制不同, 但考虑到化学吸附的实质(化学键的结合) 和选择性, CS-,

第4期　　　　　　　　　　　　　申　灿, 等:原子层沉积技术及其在半导体中的应用

・3・

表面上的基团与前驱体的化学作用。同时, 它们也都体现了ALD

反应的互补特性。

2. 4　沉积条件

由于化学吸附是一个热活化过程, 所以ALD 沉积温度存在一个最小值(阈值) 。在大于阈值的范围内, 要得到稳定的沉积速率(每周期生长一层原子

层) , 必须保证系统处于一个适当的温度窗口内。相对于温度敏感的CVD 过程而言, 这一温度窗口要宽得多。就目前大多数工艺看来, ALD 工艺温度通常在200℃到400℃的范围内。

图3所示, 当温度不够高(低于T 1) 时, 生长速率与温度的关系呈现两种趋势:

基片吸附前驱体(或与前驱体反应) 的速率缓慢, 在较短的时间内, 吸附不能达到饱和, 或者表

图2　RS -AL D 过程[25]Fig. 2　RS -ALD process [25]

面反应不完全。随着温度的升高, 反应速率逐渐加快, 导致沉积速率增加。此时生长速率是温度的增函数;

前驱体可能发生冷凝现象。大量的前驱体在基片表面上凝结, 无法通过惰性气体将其净化, 致使前驱体参与反应的量大大增加, 系统难以维持自限制特性, 薄膜生长速率分布不均。随着温度的进一步降低, 冷凝现象趋于严重。可见, 在这一因素的影响下, 沉积速率是温度的减函数。

当温度过高(高于T 2) 时, 生长速率与温度的关系同样存在两种趋势:

基片表面上的功能团将可能发生化学键断裂而分解, 导致产生类似CVD 过程的气相反应, 反应速率过快且难以控制;

薄膜可能会因温度过高而发生解吸现象, 使得薄膜的生长速率随温度的升高而降低。

显然, 无论是温度过高还是过低, 所有可能的不利因素都将破坏ALD 的自限制性, 此时整个沉积过程所表现出来的行为都不再是我们所期望的, 只能将其看成是一种类似ALD 的沉积过程, 其沉积速率随温度的升高可能增加也可能减小(图中虚线所示部分) 。这将导致沉积速率的不可控, 最终影响薄膜

2. 3　ALD 化学前驱体

由ALD 的工艺过程及特性可知, 要实现反应的互补性和自限制性, 对于前驱体的选择是至关重要的。它必须符合以下几方面的要求:

易气化(挥发性好) 。以此降低对整个工艺条件的需求。

液体或气体为佳。这样可以避免物料结块, 以免发生堵塞或结垢等问题。

能与基片表面发生化学吸附或者与表面功能团发生剧烈的化学反应, 同时要求达到饱和的时间短, 沉积速率快, 无气相反应; 且副产物通常为气态, 以便能顺利被惰性气体净化。

具有一定的热稳定性, 在最高的工艺温度条件下不会自分解。

不会对薄膜或基片造成腐蚀, 否则将阻碍自限制薄膜的生长。

基于上述要求, 目前常选择金属卤化物、有机金属以及H 2、N H 3、H 2O 等作为反应前驱体。表1列举了一些ALD 工艺中所采用的前驱体。

表1　A L D 薄膜及应用

T a ble 1　A L D thin films and their applicatio ns

的均匀性、纯度及厚度控制等性能。由此可见, ALD 的温度窗口应该是在T 1和T 2之间。

图3　ALD 的温度窗口[7]

Fig. 3　T emperatu re w indow of AL D [7]

当然, 在实际工艺过程中, 温度窗口中的生长速

・4・真　空　　VACUUM 　　　　　　　　　　　　　　　　　　　第43卷

度的影响。如图4所示, Al 2O 3的ALD 沉积采用三甲基铝(T MA ) 、H 2O 或O 3作为反应前驱体, 其沉积速率是温度的函数, 并且当采用不同的前驱体时, 其函数关系曲线也不同。当温度较低时, 化学吸附(反应) 占主导地位, 此时沉积速率是温度的增函数; 当温度过高时, 解吸起主要作用, 沉积速率随着温度的升高反而缓慢降低。表1列举了一些ALD 制备的薄膜所采用的化学反应前驱体、工艺温度范围及其

在半导体中的应用。

[9]

图5所示的是一个通过ALD 沉积了扩散阻挡层的过孔截面, 该过孔的深度大约为55 m , 直径约为0. 475 m, 其深宽比超过了100∶1。该图显示出ALD 技术良好的保形性(阶梯覆盖能力) 及均匀性

[19]

。

图5　覆盖ALD 扩散阴挡层的一个过孔截面[19]

　Fig. 5　S ection al view of a th rough hole to cover barrier

layer [19]

目前, ALD 工艺在沉积铜扩散阻挡层(T aN 薄

图4　Al 2O 3的ALD 沉积速率[9]Fig. 4　AL D rate of Al 2O 3[9]

膜) 和铜籽层等方面都取得了很大的进展。而且有报导, 将ALD 沉积TaN X 铜覆盖层融合到Cu/多孔低k 介质镀铜工艺中, 能够提高电迁移时间三倍多, 从而可以减少大约5%的RC 延时。

另一方面, 我们引入低k 电介质主要是为了改善集成电路中RC 特性, 但随着线宽的减小, 铜线的阻抗将会上升, 这必定降低电路的RC 特性, 使RC 延时增加。解决这一问题最简单的办法就是降低扩散阻挡层的厚度。而ALD 则是沉积此类薄膜的理想技术[29]。

3. 2　在电容器中的应用

ALD 在电容器中应用主要包括100nm 以下

[29, 30]

以及具DRAM 、eDRAM (Embedded DRAM ) 有较厚薄膜的射频解耦电容

[9]

[32]

[28]

[23, 19][27]

对于反应室内的气压控制, 则较温度来说更为复杂。其压力通常是在0. 1T orr (13. 3Pa) 到1T orr

(133Pa ) 的范围。例如反应:

　　ZrCl 4(气) +H 2O(气) 2+HCl ↑(7)

为了能使该反应能向正方向进行, 必须对ZrCl 4(气) 、H 2O(气) 和HCl 三种气体的蒸气压进行控制。同时, 由于净化阶段和沉积反应阶段所通入反应室气体的量是不同的, 为了简化工艺条件, 保持反应室内的气压恒定, 就需要在适当的时间加入其他的惰性气体。

3　ALD 的应用

随着半导体产业的不断发展, 器件的小型化作为一种趋势致使IC 线宽的特征尺寸更加细微。然而, 传统的沉积技术(CVD 、PVD ) 已经不能完全适应这一发展趋势。相反, ALD 工艺所具有的均匀性好、保形性高、膜厚易于控制、纯度高等优势, 使得它在半导体产业中得到了关注和利用。3. 1　在IC 互连技术中的应用

目前应用于互连技术的常见工艺主要有两种:铝工艺和铜工艺。与铝3. 1m /cm 的电阻率相比, 铜的电阻率仅为1. 7m /cm , 导电性比铝优良。同时, 铜本身具有抗电迁移的能力, 而且能够在低温下进行沉积。由于金属铜具有这些优势, 所以在250nm (或更小) 半导体制程中, 更倾向于采用铜互连技术。但铜也存在许多缺点, 其中最大的一个不足就是铜的扩散速度很快, 容易在电介质内部移动使器件“中毒”,

因此在镀铜之前必须首先沉积一层防。随着DRAM 存储

器容量的不断增大, 其内部的电容器数量随之剧增, 而单个电容器的尺寸将进一步减小, 电容器内

部沟槽的深宽比也越来越大。依据2003年国际半导体发展蓝图(ITRS) 的规划, 大约到2010年, DRAM 电容器中的深沟槽将需要更高的薄膜表面积。现在所生产的90nm DRAM , 其薄膜的有效面积相当于6倍的器件平面面积; 而在45nm 的制程中, 沟槽结构将达到100∶1的深宽比, 所沉积的薄膜其有效面积将大约是器件本身表面积的23倍。这就给沉积技术提出了更高的要求。

ALD 技术之所以能满足这一要求, 就在于它实现了薄膜以单原子层为量级的生长。因此, 它不但能保证膜层的均匀性和阶梯覆盖率, 而且还能精确的控制膜厚。最近, D. M. Hausmann 等人以烷基酰胺和水为前驱体用ALD 法成功的制备了T a 2O 5薄膜。Yoshihide Senzaki 等人还利用ALD 技术在[33]

[9]

第4期　　　　　　　　　　　　　申　灿, 等:原子层沉积技术及其在半导体中的应用

・5・

体沉积诸如Hf x Si 1-x O 2这样的多元氧化金属高k 介质膜[8]。另外, 通过ALD 工艺沉积HfO 2-Al 2O 3多元金属氧化物薄膜, 从而制成的M IM (metal-insulator -metal) 电容器, 在频率为10kHz 到20GHz 范围内, 具有12. 8fF/ m 的高电容密度, 漏电流低

-92

至7. 45×10A /cm , 同时具有极高的可靠性。这样的电容器能更好的运用于射频和混合信号IC 中

[34]

2

。

除了上述的应用外, ALD 在半导体方面的应用还有很多, 如沉积栅极高k 电介质[7, 8]。与此同时, ALD 技术在纳米技术、M EM S (M icro -[34, 35]

、传感技术[37]、催化electromechanical systems ) 工程[38]等许多方面都得到了运用。

[9]

4　结束语

具有互补性和自限制特性的ALD 技术能在大面积衬底上生长高质量的薄膜, 其出色的均匀性, 保形性, 精确的膜厚和组分控制能力, 以及更为宽广的工

艺温度窗口, 使ALD 技术在半导体业有巨大应用潜力。目前无论是在铜互连技术中还是栅极电介质, 乃至在电容器中, ALD 技术都有着成功的应用实例。

当然, 作用一种新兴的工艺技术, ALD 还存在一些有待进一步研究和解决的问题, 其中最为突出的就是ALD 沉积速率缓慢, 目前所能达到的速率大约为每个沉积周期0. 5～2 厚(或1～5nm /m in ) 。当所需要沉积的薄膜小于4nm 时, ALD 工艺是可行的, 但对于目前的应用(主要是针对8～15nm 厚的薄膜) , 这样的沉积速率显然不能适应大规模的生产。要解决这一问题, 不仅需要从反应器、辅助设备着手, 而且寻求更好的反应前驱体、摸索更适宜的反应条件也是十分必要的。同时对于ALD 的整个沉积过程, 还缺乏一个严格的数学模型来对其进行定量分析。因此对于A LD, 无论是理论研究还是实验探索都同样重要。只有这样, 才能够更好的推进ALD 技术的应用和发展。

[10]

参考文献:

[1]刘雄英, 黄光周, 范艺, 等. 原子层沉积技术及应用发展

概况[J]. 真空科学与技术学报, 拟录用.

[2]黄振荣. 薄膜沉积设备技术趋势-原子层沉积技术[EB/

O L ]. http ://w w w . it ri . o rg . tw /chi /ser vices /ieknews /e0106-B10-02816-7EEB-0. do c.

[3]Besling W, Satt a A S , et al. At omic lay er depo sitio n of

barr ier s for interco nnect [J ]. Pr oceedings o f t he IEEE 2002Inter nat ional , 2002(6) :288-291.

[4]Sunto la T , A nsto n J. M ethod for P ro ducing Compound

T hin F ilms[P ].U S Patent no. 4058430. 1977, 11.

[5][EB /OL ]ht tp ://w ww . a ppliedma terials . co m /

pro ducts/endur a_icubs. html? menuID =1-1-2. [6][].//w w co [7][EB /OL ].htt p ://ww w . icknow ledg e . com /misc _

t echno lo gy /A to mic%20L ayer %20Depo sition%20Br iefing . pdf .

[8]Yo shihide Senzaki , et al . A tomic L ayer Deposit ion of

High-k T hin Films for G ate and Capacito r D ielectr ics [J ].IEEE International Co nference on Integ rated Circuit Design and T echno lo gy , 2004:269-273.

[9]Seidel T ho mas E. A to mic La yer Depo sition A F ilm

T echno lo gy fo r t he N ano Dev ice Er a . So lid -State and

I nt egr ated Cir cuits T echno lo gy [J ].P ro ceeding s o f 7th I nt ernational Co nference, 2004, 10(1) :476-479.

[10]Rossnagel S M , K im H . Fr o m P V D to CV D to A L D

for inter co nnects and related applicatio ns [J ]. Pr oceedings o f the IEEE 2001Int ernational, 2001(6) :3-5.

[11]I nt ro ductio n &A tomic L ayer Depo sitio n [EB/O L ].

https://w w w. color ado. edu/chemistr y /Geo rg eResear chG ro up /intr o /Intro A LD . pdf .

[12]Alex ander E Br aun . A L D Break M ater ials -Co nfor mality Ba rr ier s[J].. Sem icon Intl, 2001(10) :52-53.

[13]U tr ianinen M , et al. [J].Appl Sur f Sci, 2000:151-153.

[14]M ar tensson P. Co mpr ehensive Summ aries of U ppsala

Disser tatio ns fr om the F aculty o f Science and T echnolog y [J ].A cta U niv U ppsala , 1999:421-423. [15]M ar tensson P , Charlsso n J O. [J ].Chem V ap

Deposit ion, 1997(3) :45-46.

[16]M ar tensso n P , et al. [J].Electr ochem So c, 1998, 145:

2926-2928.

[17]Solanki R , Pathang ey B . [J ]. Electro chem So lid -State

L ett , 2000, 3:479-480.

[18]Par k H B , Cho M , et al . [J ]. A ppl Phy s , 2003(94) :

3641-3647.

[19]Ger ald Beyer , M ieke V an Bav el. U sing ato mic layer

depo sitio n to prepar e future-gener atio n copper

52. diffusion barr ier s [J ].M icr o , 2002(10) :51-[20]M itchell D R G , A tt ard D J , T r iani G . [J ]. T hin Solid

95. Films , 2003(441) :85-[21]Jer ry Gelato s, L ing Chen, et al. A L D fo r sub-90nm

dev ice node-barr ier s, co nt acts and capacito rs [J ].Sol

State T echno l, 2003(2) :44-45.

[22]Klaus J W , F err o S J, et al. [J ].T hin Solid F ilms,

2000, 145:360-362.

[23]Co pel M , G ribelyuk M , et al . [J ]. A ppl P hys L ett ,

2000(76) :436-438.

[24]Peng C H, et al. A 90nm g enerat ion copper dual

da mascene t echnolo gy w ith A L D T aN ba rr ier [J ]. IEDM "02D igest , 2002(12) :603-606.

[25][EB /OL ].htt p ://ww w . mne . umd . edu /under gr ad /

465-spr ing 2003/465-spr 2003-final -pro ject -r esult /

A L D-finalpres-465-spr2003. pdf

[26]Z hang D elo ng , et al. P repar atio n and Char act erization

of T aN A L D P r ecur so rs [J ]. Semico nductor T echnolog y, 2004(29) :82-85.

[27]Boo yo ng S Lim , et al . At omic lay er deposit ion of

tr ansitio n metals [J ].N at ur e M ater ials , 2003, 2(11) :749-754.

・6・真　空　　VACUUM 　　　　　　　　　　　　　　　　　　　第43卷

[39]P ark Jae -Eun , K u Ja -Hum , et al . M ass -Pr oducive

U ltr a -L o w T emperatur e A L D SiO 2Pr ocess Pr omising for Sub-90nm M emo ry and L og ic Dev ices[J]. IEEE IEDM "02D igest , 2002(12) :229-232.

[40]Y ang Jong -Ho, et al. U ltimate Solutio n fo r L ow

T her mal Budget Gat e Spa cer and Etch St opper t o

90nm D evices Retar d Sho rt Channel Effect in Sub -[J ].Sy mposium on V LSI T echno lo gy Dig est of

T echnical Papers, 2003:55-56.

[41]N akajima A nr i, et al. A to mic-L ay er -Deposited

U ltr athin Si-N itr ide G ate D ielect rics [J ].IEEE I EDM

28. 2. 4. " 03T echnical D igest , 2003(12) :28. 2. 1-[42]A kira F uruya , et al . P or e -sealing by Etch -By pro duct

follow ed by A L D-T a A dhesio n L ay er fo r Cu/P or ous L ow -k Inter connect s [J ]. Pr oceedings o f t he IEEE 2004Inter nat ional, 2004(6) :39-41.

[43]Critchlo w Dale L . M O SFET Scaling -T he Driver of

660. V L SI T echno log y [J ]. IEEE P ro c , 1999(87) :659-[44]Scot en W. I nt ro ductio n to I nt egr ated Cir cuit

T echnolog y F ourt h Edition [EB/O L ].https://w w w. icknow ledg e. com/misc _t echnolog y /Intr oT oICT echRev 4. pdf . [45]

Healey Jer r y. Cur rent T echnical T r ends-D ual

Damascene &L o w-k Dielectr ics [EB/OL ]. https://w ww . ickno wledge . co m /t hreshold _simonto n /techtr ends 01. pdf .

[46]M usg rav e C B, Go r do n R G. Pr ecursor s for A to mic

L ayer Deposition o f High-k D ielectr ics[J]. F utur e Fab

Inter nat ional, 2005, 1(18) :126-128.

[47]K laus J W , Sneh O , et al . A tomic L ayer Deposit ion of

SiO 2U sing Ca taly zed and U ncat aly zed Self -Limiting Surface Reactio ns [EB /O L ].http ://w w w . w or ldscinet. com /jo urnals/srl/06/060304/S0218625X 99000433. html.

interco nnects capped w it h Full -Co ver age AL D T aN x lay er for Cu /L o w -k (k -2. 5) M etallizat ion [J ].

P ro ceeding s of the IEEE 2004Inter na tio nal, 2004(6) :72-74.

[29]Besling W F A , A rnal V , et al. Int egr atio n of AL D

T aN bar rier s in po ro us lo w -k int erconnect fo r the 45--so lution to r ela x elect ro n nm node and bey ond -scatter ing effect [J ]. IEDM T echnica l Dig est , 2004

(12) :325-328.

[30]L ee J H, et al. [J].I EDM T ech Dig, 2002:3. 1. [31]Seidl H, et al. [J].I ED M T ech Dig, 2002:33. 2.

[32]Chao L L , et al . [J ].Am erican V acuum So ciety , A L D -03, 2003(4-6).

[33]Hausma nn D M , et al. [J ].T hin Solid F ilms, 2003,

443:124-125.

[34]Hu Ha ng , Ding Shi-Jin, et a l. Hig h P erfo rma nce AL D

HfO 2-A l 2O 3Lam inate M I M Capacito rs fo r RF and M ix ed Sig nal IC A pplicatio ns [J ].IEEE IEDM "03

15. 6. 4. T echnical Digest , 2003(12) :15. 6. 1-[35]DelRio F W , et al . A to mic L ayer Depositio n o f A l 2O 3/

Z nO N ano-scale Film s fo r Go ld RF M EM S [J ].M icro w ave Symposium Digest , 2004IEEE M T T -S I nt ernational, 2004, 6(3) :1923-1926.

[36]Ho iv ik N , Elam J W , et al . A tomic L ay er Depo sitio n

(A L D ) T echno lo gy for Reliable R F M EM S [J ].M icro w ave Symposium Digest , 2002IEEE M T T -S I nt ernational, 2002, 6(2) :1229-1232.

[37]L iu L L , M ukdadi O M , et al. A to mic L ayer Depo sitio n

fo r Fap icating Capacitiv e M icro machined U lt raso nic T ransducer s [J ].I EEE I nt er natio nal Sy mposium , 2004, 4(1) :512-515.

[38]W ang H, et a l. U lt ra-unifor m Na no po ro us

M emp anes-A N ew M at er ial for Catalysis [EB/OL ].

htt p ://ww w . msd . anl . go v /hig hlig hts /docs /w ang _cata ly sis _hl . pdf .

真空泵返油在此成为历史

上海德英真空为您提供国家专利产品真空泵停机后永不返油

本产品系旋片式有油真空泵, 能在极短的时间内, 获得极高的真空极限。在使用中, 不用电磁阀, 无论出现电路故障还是机械故障, 即使是人为操作不当等引起的一切停机,

(即不返油) 。值得一提的是, 该产品为国内首创, 独一无二, 断续工作, 按需启动、关机, 为您节省电能, 不必担心返油。电磁阀, 又不破坏真空系统。综合本泵特点:具有不返油、重量轻、体积小、无污染、节能、外形美观、您选择, 若与您的设备配套使用, 将使您的设备更加精悍完美!

注:本公司还为您提供安全可靠的防爆型真空泵。

上海德英真空照明设备有限公司　　　　市场部经理:地址:上海市长江西路1568号2号楼4F 　　　　邮编:电话:021-65649263　65111737　　　　　传真:021-手机:(0) [1**********]

E -mail :webmaster @sh -deying . com 　http ://www . sh -: