基于门延时的数字TDC电路设计_延时关灯电路设计

　　摘要：为了扩大时间数字转换 （Time to Digital Converter，TDC）的测量范围并提高其分辨率，确保测量结果的正确有效，提出了一种数字TDC电路的设计方法。采用与工艺无关的环形门延时单元的设计方法，缩小了电路规模，且可以方便地移植到其它系统中。通过Verilog HDL语言对该设计进行了RTL级的描述，最后通过了时序仿真和FPGA验证。该设计方法与现有设计方法相比，使用较少的逻辑资源达到了大量程高精度的测量要求，计数结果正确稳定。
　　关键词：时间数字转换；环形门延时链；现场可编程门阵列；集成电路设计
　　
　　Design of Digital TDC Circuit Based on the Gate Time Delay
　　
　　LI Da-peng1, XU Dong-ming1 , CHEN Wen-xuan2
　　（1.Xi‘an University of Posts and Telcommunications Xi‘an 710061,China;
　　2.Xi‘an Supermicro Electronics Co., LTD Xi‘an 710061,China）
　　
　　Abstract: In order to improve the measuring range of the TDC circuit and its resolution ,to ensure that the measuring results are correct and effective ,this paper puts forward a kind of digital TDC circuit design method. It can reduce the circuit scale and can be easily ported to other systems. This paper uses the language of Veriolg HDL to design the circuit in RTL level and passes the timing simulation and FPGA verification at last. It achieves the requirements of wide range and high precision by using the gate time delay method and reduce the logic resources consumption. The count results are correct and stable.
　　Key words: TDC; RDL; FPGA; IC design 1引言
　　
　　时间数字转换（TDC）技术在航空航天、测距、计量、测量等领域中有着重要的地位和广泛的应用。现有的时间数字转换电路可分为模拟、数字和数模混合三个类别。基于模拟技术实现的TDC电路暴露出了其工作不稳定、易受外界噪声、温度和电压干扰等缺点，导致其测量结果出现较大的误差，不适用于大量程高精度的测量[6]，限制了这种技术的发展。随着数字集成电路技术和CMOS工艺的快速发展，数字技术实现的TDC电路具有工艺简单、造价低、可移植性好、工作稳定、电路面积小等优点，很好地解决了上述问题，有效地提高了测量精度，扩大了测量范围。本文提出一种基于门延时线的全数字TDC电路的设计方案，并通过ModelSim SE 6.2b软件和FPGA芯片对该设计进行时序仿真和硬件测试验证，介绍了该方案的详细设计过程。
　　
　　2TDC测量原理
　　
　　TDC是时间测量的基本手段和常用技术，其测量原理是将携带时间信息的模拟信号转换为数字信号，从而完成时间信息的测量。数字TDC电路是以信号通过内部门电路的传播延迟来进行高精度时间间隔[4]测量的。换句话说，就是它计算了在一定的时间间隔内START测量信号在延时单元中通过反相器的个数，利用信号通过逻辑门的绝对时间延迟来精确量化时间间隔。图1显示了这种TDC测量时间的主要构架。
　　 TDC测量的时序如图2所示：当系统初始化结束后、START信号有效时，启动精细计数器单元和粗值计数器单元，开始计数，此时锁存器单元不锁存数据。当STOP通道接收到了STOP信号，STOP通道里面的寄存器就会记录下STOP信号进入TDC时START信号经过反相器的个数。锁存器里保存的数据将作为精细计数部分的结果。START信号和STOP信号之间的参考时钟有效沿的个数将作为粗值计数器的结果，表示START信号在环形延时线中所走过的圈数。由两个计数结果和单个非门的延迟时间可计算出一次测量的时间间隔。这个测量结果往往存在较大的误差，通常的处理方法是通过对TDC电路的校准来补偿由温度和电压变化而引起的误差。校准是通过测量一个和两个参考时钟的时钟周期完成的。经校准后的测量结果如表达式（1）所示：T=Tref（Cc+（Fc1+Fc2））/（Cal2-Cal1） （1）。式中Tref为参考时钟的时钟周期，Cc为两次测量之间看考时钟的周期数，Fc1为START信号到相邻参考时钟上升沿的间隔时间，Fc2为STOP信号到相邻参考时钟上升沿的间隔时间，Cal2为两个校准时钟的时钟周期，Cal1为一个校准时钟的时钟周期。
　　
　　3整体电路设计
　　
　　目前，实现TDC的技术有时间放大、游标卡尺、电流积分等多种技术，基于延时线的TDC技术[5]利用的是精细计数与基于时钟的粗计数相结合的测量组合技术，测量精度可达到单个门的延时。
　　该TDC电路的原理如图3所示。该图包含了图1的前三部分。该电路由环形门延时电路、锁存器及异或电路和编码器电路组成。
　　
　　 3.1 环形门延时电路
　　环形门延时电路[3]就是一个环形的延时线，它的功能是记录START信号在该电路中的位置。传统的线形延时线只适合小量程的测量，而对于大量程高精度的测量来说，线形延时电路所需的门电路的数量增大，导致电路规模庞大，测量结果不准确。将电路的首尾相接组成环路，利用环形延时的方式控制了电路的规模。该电路的第一个反相延迟采用的是二输入的与非门，其中的一个端口与环形延时电路最后一个非门的输出端相接，另一端接START信号，这样处理可以让START信号对整个测量进行很好的控制。当初始化结束后，START信号到来时，开始测量。START信号在环形延时线中进行延迟传输，由于偶数个非门的输出端口再接一个反相器，这样环形延时电路最后的输出端可进行并行延时输出，将结果写入锁存器及异或电路的寄存器当中，记录START信号走过的位置信息和走过的非门个数。当STOP信号到来时，START信号到达的非门的输出会与START信号同相，完成了START信号在该电路中的延迟传输。
　　
　　 3.2 锁存器及异或电路
　　
　　锁存器及异或电路的功能是锁定START信号在环形门延时电路中所到达的位置和走过的非门个数，并将锁存器记录的信息送给异或门组电路进行处理，将异或门电路的输出信息送给下面的编码器电路。锁存器使用的触发信号与停止信号相同，即STOP信号，这样处理保证了锁存器的工作与时间测量是同步进行的。
　　常用的锁存器电路如图4所示，它使用了一系列D触发器，同时使用同一个STOP信号作为驱动信号，而本部分电路定义和使用了一个总线结构的存储器来锁定START信号的位置和记录相关信息，这样做减少了D触发器单元的使用，避免初始化过程和测量过程中出现意外的结果，提高了测量的准确性。
　　
　　 3.3 编码器电路
　　编码器电路的功能是对锁存器及异或电路的输出进行编码。在前一部分电路中，START信号到达的那个非门所对应的异或门的输出为1，其它的异或门的输出都为0，这样可用一个编码器电路对异或门组电路的输出信号进行编码，通过编码器输出的编码可以快速准确地确定START信号所到达的位置和在环形门延时电路中走过非门的个数。同时，编码器电路的编码结果将作为精细计数的结果，也作为总计数值的低位输出值。
　　
　　 3.4 粗计数器电路
　　粗计数器电路的功能是对START信号之后的参考时钟进行计数，STOP信号也是其停止信号，使用锁存器及异或电路的部分存储单元记录计数的结果，保证计数器输出的准确性。该电路的输出作为总计数值的高位，与编码器的编码结果即低位输出值和起来即为总计数值，将得到的总计数值与单个非门的延迟时间相乘，经校准后得到最后的测量结果，这样就完成了一次TDC的时间测量。
　　
　　
　　4仿真验证
　　
　　本设计采用Verilog HDL语言对TDC电路进行了RTL级的描述[1]，用ModelSim SE 6.2b对设计进行了仿真，经过FPGA验证[2]后，各功能都得到正确的实现。图5给出了TDC电路部分RTL级仿真波形。经过FPGA验证，测量范围可达到1.2μs，测量精度可达到60ps。
　　
　　5结束语
　　
　　本文结合目前TDC测量电路的设计方法，详细地提出了一种大量程高精度数字TDC电路的设计方法。该方法巧妙地运用调用模块和使用总线结构的思想，快速准确地实现了数字TDC电路的测量。随着TDC电路的不断发展和完善，如何实现大量程和高精度的准确测量成为今后发展的趋向。本文在详细设计的基础上，给出了时序仿真波形，经过验证，满足设计要求。
　　
　　参考文献
　　[1]夏雨闻.Verilog数字系统设计[M].北京: 北京航空航天大学出版社,2008.
　　[2]乔庐峰.Verilog HDL数字系统设计与验证[M].北京: 电子工业出版社,2009.
　　[3]余冬菊 苏玉萍 郑琼琼. 基于FPGA的数字TDC设计[J].中国科技信息,2008（8）:122-123.
　　[4]罗尊旺.一种基于TDC的时间间隔测量方法的研究[D].西安:西安电子科技大学,2009.
　　[5]丁建国 沈国保 刘松强.基于数字延迟线的高分辨率TDC系统[J].核技术,2005,28（3）:173-175.
　　[6]张延 黄佩诚.高精度时间间隔测量技术与方法[J].天文学进展,2006,24（1）:1-15.
　　
　　作者简介
　　李大鹏，硕士生，通信专用集成电路与系统设计；
　　徐东明，教授，通信专用集成电路与系统设计；
　　陈文宣，工程师，本科，通信专用集成电路与系统设计。