[芯片自愈前景可期] 海特高新芯片前景

　　（乐天编译）现在要做出不会出毛病的芯片比过去更难了，不过一层新的软件有望动态修复这一毛病。 　　 　　芯片瑕疵可自愈 　　 　　1994年，英特尔公司交付的新款奔腾处理器在芯片专门用于浮点运算的地方出现了一个细小瑕疵。公司当时觉得这个问题“无关紧要”，但用户没命似地喊叫，英特尔最后召回了这批芯片，承担的成本高达4.75亿美元。
　　有朝一日，也许可以避免这种财政和公关灾难，只要为芯片添加Tortola技术―这项技术由弗吉尼亚大学夏洛茨维尔分校的一名年轻研究人员开发而成。的确，英特尔和IBM正与该校的计算机学教授Kim Hazelwood进行合作，她致力于研究一种方法，让用户可以像下载软件补丁那样轻松下载硬件补丁。
　　Hazelwood说，工程师和计算机科学家们历来通过每次单单关注某一层如硬件、操作系统和应用软件等，力求优化计算机系统的性能。不过她认为，要解决微处理器中不断增多的问题，办法就是在软硬件之间建立更好的桥梁，以便让软件和硬件共生。她把这座桥梁称为“虚拟执行环境”（VEE，Virtual-execution environment）。
　　Tortola的工作原理如下: 硬件传感器（常常已经存在于芯片上）把温度和电压异常等方面的信息发送给介于硬件和执行软件之间的VEE。编程后的VEE可响应这些信号，还可改动运行中的可执行代码。譬如说，要是VEE察觉到温度骤升，可能会换上已知对处理器负担比较轻的一部分指令序列。它还能重新分配芯片资源之间的工作负荷，从而响应性能问题，譬如内存缓存未命中或者资源争夺等。
　　Hazelwood已在下面这个著名的问题上证实了这个概念: 指令的某些模式会导致芯片电路迅速、有节奏地接通及关闭。譬如说，如果同一序列的指令在程序循环中重复执行，就可能会出现这个问题。这种迅速切换会降低处理器的可靠性，并导致错误结果。
　　Hazelwood已证明，VEE能够感知什么时候出现该问题，其原理是，VEE能监察芯片上的电压骤升和骤降，然后合理插入“无操作”指令（执行无用计算的占位指令），从而打断接通/关闭模式。VEE还能够“展开”异常循环，把电压骤升和骤降之间的时延调整到可接受的频率。改动后的程序代码储存在VEE里面，程序运行时，就使用改动后的代码，而不是原始代码。
　　
　　瓶颈不复存在
　　
　　Hazelwood还运用Tortola解决了多核处理器芯片问世后变得更加普遍的调度问题。处理器核心不是完全一样时，就会出现这问题，譬如核心在设计时采用了不同功能，或者生产过程的异常情况带来了细微差异。
　　VEE能监控每个处理器核心处理的工作，还能动态地重新调度工作，以便消除瓶颈。虽然从理论上来说操作系统同样有这种功能，但过于依赖特定硬件，因而不切合实际。
　　Hazelwood说: “VEE的优点在于，它能够在执行之前截获任何指令。要是它看到了执行不正确或者无效率的某个指令，就有机会用别的指令来取代该指令。”
　　她又说: “要是英特尔不是仅仅交付芯片，而是交付芯片和虚拟层，那就好了。然后，用户可以登录到英特尔的网站，寻找他们所用硬件的最新补丁。”她说，这种方案还有望缩短产品引入周期，因为有些问题在芯片推出后就能得到解决，而有些向后兼容的问题也可以用补丁来解决。
　　研究公司In-Stat的分析师Ian Lao说，给微处理器添加电路，以实现电源管理及利用多线程代码来调度指令等功能，这已有一段时间，但是在多核芯片中处理这些任务变得更加困难。她说，硬件和操作系统之间的虚拟软件层正好是适合添加这些功能的地方。
　　Lao说: “说到优化，把电源管理做到硬件上还不够。因为硬件层没有预测功能，不知道实际发生的情况。”
　　Hazelwood说，解决这些问题的传统方案以及一些最新提案往往粒度非常粗，所以它们会降低整个应用程序的性能。但Tortola可以只针对引起问题的那部分代码做出响应，大部分代码不用改动。
　　英特尔的首席高级工程师Robert Cohn不愿表明公司是否可能采用类似Tortola的技术。不过他说: “这为使软件适应最有效率的硬件解决方案提供了一种方法，同时为最终用户提供了很高的软件兼容性。英特尔及其客户将得益于更高性能的微处理器，而不必改动软件。”
　　
　　小资料
　　半导体芯片的稳定性挑战
　　作为由来自全世界的工程师们起草的一份共识文件，长达101页的《国际半导体技术蓝图》（International Technology Roadmap for Semiconductors，ITRS）并不以夸张用语著称。不过在其今后15年面临的“重大挑战”部分，包括了下面这样的内容:
　　●“日益复杂的设备的新测试要求会在将来带来重大挑战。”
　　●“从长远来看，芯片漏电会成为重大的行业危机，危及到CMOS技术本身能否生存下去。”
　　●“随着芯片可变性增强，并对设计的各个方面产生重大影响，可制造性将成为重大危机。”
　　多年来，业界关心的是遵循摩尔定律，即把更多的晶体管做到一块芯片上，从而获得更高性能。但ITRS描述的“重大挑战”如今着重处理的是漏电、芯片可变性、测试成本及难度这些问题，甚至是随着晶体管尺寸不断缩小，从而影响性能的复杂方面，譬如宇宙射线和量子效应。
　　所有这些因素（大部分是试图让尺寸小得难以想象的电路正常工作造成的结果）意味着，由于在芯片交付前进行全面测试不是成本过高，就是根本不可能，芯片瑕疵的数量会越来越多。
　　弗吉尼亚大学的计算机学教授Kim Hazelwood认为，这些瑕疵会带来意料不到的问题，这些问题最好在运行期间加以处理。
　　她说: “芯片不同，功率和可靠性问题也会不同，这意味着基于软件、反应灵敏的解决方案变得非常有吸引力。我们很快会看到使用从创新阶段进入实用阶段的虚拟软件来掩盖硬件问题的功能。”
　　英特尔公司的Robert Cohn工程师强调: “数年来，功率限制一直是让人担心的问题; 而可靠性问题会变得更加突出。要提供纯硬件解决方案来解决这些问题，难度很大。类似Tortola的虚拟层让软件和硬件可以合作，从而获得更有效率的解决方案。”