火灾电气监控系统_uPD6450在收费监控系统中的应用
摘要:uPD6450是NEC公司推出的专用字符叠加芯片,本文介绍了其性能特点及其在收费监控系统中的应用。 关键词:uPD6450芯片 字符叠加 应用 中图分类号: 文献标识码:A文章编号:1007-9416(2010)01-0000-00
0 前言
时间日期及字符叠加器近年来在收费视频监控系统中得到广泛应用,其系统容量在不断扩大。字符叠加电路是视频监控系统中不可缺少的一部分。它可以将日期时间及其它信息如收费金额、车型等内容混入视频信号,因而用户在监视的屏幕上不仅可以看到摄像机拍摄的画面,还可以看到收费金额或车型信息,这些字符经视频记录设备记录后可以与图像内容一起保存起来,为日后的复查提供极大的方便。
从时间日期及字符叠加器的工作方式及本身电路的构成来看,已经历了三个不同的发展阶段。第一阶段是“图解显示控制”即GDC阶段。它是利用中小规模数字集成电路来实现各部分所要求的严格的时序关系,并将形成的字符信号与视频信号在预定的时间关系上混合并显示在屏幕上。
第二阶段是用CRT控制器这类专用集成电路的阶段。常用的有8350、8275、MC6845等。它将“图解显示控制方式”中的中小规模集成器件构成的电路集成化。字符(或图形)等以点阵方式存储在外围的ROM或RAM中。它使电路大为简化,因而使用较为方便。
第三阶段是单片“屏幕显示”器件阶段:因为在与电视有关的产品上,并不需要显示很多的字符或图形,因此将以上CRT控制器中的外部存储器与其集成在一起而形成所谓单片屏幕显示器件。这类器件主要是为家用电视这类产品而设计的,并得到了广泛的应用。
为了保证在系统容量较大的情况下,实现低成本、高性能的字符叠加,我们尝试了使用NEC公司推出的专用字符叠加芯片uPD6450。在实际应用中,以该芯片为核心设计的字符叠加电路,具有可靠性高、显示编辑功能强、硬件电路简化等优点,是视频字符叠加的一种较好的选择。下面对该芯片的性能特点以及其在字符叠加电路中的具体应用进行简要的介绍。
uPD6450是NEC公司推出一种可编程专用字符叠加芯片,特点是显示编辑功能强,可以在屏幕上显示12行24列的字符,每个字符点阵最大为12×18点阵,它能显示数字、字母及通用符号。字符的大小、闪烁频率可以根据需要进行调整,同时为了达到显示的多样性,屏幕的背景色、字符的边缘色以及字符本身的颜色也可以进行修改。
2 引脚
uPD6450是18脚DIP集成电路。uPD6450的引脚功能说明如表1.
表1 引脚功能
SYMBOL PIN NAME FUNCTION
VDD 电源引脚 连接到系统+5V电源
VSS GND引脚 连接到系统地
DATA 数据输入引脚 数据的读入与CLK信号是同步的
CLK 时钟输入引脚 DATA在时钟信号控制下,在时钟上升沿读入
STB 触发输入引脚 在控制命令数据完后输入触发信号
BUSY 忙信号输出引脚 表示正在处理输入的控制命令
HSYNC 帧同步输入引脚 振荡器在HSYNC高为电平时起振
VSYNC 行同步输入引脚 用于控制字符的叠加位置
LOSIN,OUT LC振荡器输入引脚 连接电容,电干用于字符点阵发生器
XOSIN,OUT 晶体振荡器入引脚 连接晶体,用于产生内同步信号
VIDEO IN 视频信号输入引脚 用于输入需要叠加的复合视频信号
VIDEO OUT 视频信号输出引脚 输出已叠加字符的视频信号
VCL 字符电平调整引脚 用于调整字符白电平的高低
VBL 背景电平调整引脚 用于调整字符背景电平的高低
VVL 视频信号调整引脚 用于调整内部视频信号的大小
CKOUT 时钟输出引脚 用于检查振荡器的工作频率
3 uPD6450控制命令和控制时序
3.1 控制命令
uPD6450一每控制命令均由两个字节组成,前一字节为“格式”,如下所示:
格式 X 1 1 1 1 1 F0 FR
格式命令主要用于释放测试模式(FR=1表示释放测试模式),并提供一位(F0)与下一字节相组合以确定命令类型。当连续几条控制命令的第一字节,即“格式”的内容相同时,可以共用一条“格式”命令。芯片uPD6450提供10条控制命令,表2列出了这些控制命令主要的功能特点。
表2 uPD6450控制命令的主要功能
命令功能 F0 D7 D6 D5 D4 D3 D2 D1 D0
.格式预置 X 1 1 1 1 1 1 F0 FR
字符显示行地址 0 1 0 0 1 AR3 AR2 AR1 AR0
字符显示列地址 0 1 0 1 AC4 AC3 AC2 AC1 AC0
显示字符数据 0 0 C6 C5 C4 C3 C2 C1 C0
字符闪烁 0 1 0 0 0 Blnk 0 0 0
内部视频颜色背景 0 1 1 0 BS4 BS3 RV GV BV
显示/闪烁/振荡控制 0 1 1 1 0 DO BL2 BL1 BL0
N/P视频晶控开关 0 1 1 1 1 0 N/P EX/I XOSC
每场显示初始行 1 0 1 0 V4 V3 V2 V1 V0
每行显示初始时间 1 1 1 0 H4 H3 H2 H1 H0
字符大小预置 1 1 0 S5 S4 AR3 AR2 AR1 AR0
测试方式 1 1 1 1 0 T3 T2 T1 T0
3.2 控制时序
控制时序如图2所示。DATA、CLK、STB、BUSY分别芯片uPD6450的串行数据输入端、时钟输入端、选通信号输入端及忙信号输出端。只有当BUSY信号为低电平时,uPD6450才能读取CPU输入的串行数据为低电平时,uPD6450才可读取CPU输入的串行数据(先高位后低位),并在STB的上升沿将该8位串行数据写入其内部寄存器。
图2 控制时序图3 电路原理
4单片机接口及电路实现
字符叠加部分电路原理图如图3所示,电路包括行场同步分离电路LM1881、uPD6450,单片机89C52.
由于uPD6450需要用外部叠加信号的行同步HSYNC和帧同步VSYNC信号作为其内部叠加及显示的基准。为了能从外部叠加的复合视频信号给uPD6450提供H/V定时信号,采用了National公司的同步分离集成电路:LM1881。输入的视频信号经处理后送到LM1881的复合视频信号输入,LM1881分离出复合同步信号、垂直同步信号等。LM1881的垂直同步信号和脉冲后沿输出分别送到uPD6450的VSYNC端和HSYNC端,供uPD6450内部叠加时序使用。
5软件设计
uPD6450的串行接口采用了非标准的4线接口,有其自身的通信时序,因此不能直接用52芯片的串行接口,将52芯片的端口P0.0～P0.3接至uPD6450的4条串行线上,然后用软件模拟所需时序,实现89C52与uPD6450之间的通信。
单片机的时序模拟程序如下:
void u6450_send(uchar outdata)
{
uchar i;
for(i=0;i 本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文