【为高性能信号路径选择放大器和ＡＤＣ】高性能自稳零放大器

　　通用模拟前端信号路径由信号源、低噪放大器(LNA)、ADC驱动器、通道滤波器、采样时钟和ADC组成，如图1所示。 　　 　　实现模拟前端设计的分辨率最大化，主要是为了削减模拟前端的每一级对信号处理造成的噪声和失真。噪声系数F可衡量每一级所产生噪声，它是由某一级的总输入参考噪声除以信号源造成的输入噪声而得到的。最常见的噪声系数(NF)为10logF。在不考虑滤波器的情况下，著名的Frii公式给出了总体级联路径噪声的算法。
　　
　　其中，FLNA=LNA噪声系数，GLNA=LNA增益，FDriver=驱动器级的噪声系数，GDriver=驱动器级增益，FADC=ADC噪声系数。
　　从式(1)中可以看出，ADC驱动器噪声和LNA增益分别在分子和分母上。因此，通常在第一级可用最低噪声LNA并取得尽量高的增益。由于驱动器噪声要除以LNA增益，因此对整体噪声系统的影响不大。信号路径越远，每一级噪声性能的重要性越低。
　　LNA之下是ADC驱动器，在一个需要对低至0HZ信号做出响应的系统中，直流耦合放大器是唯一选择。但在交流耦合系统中，还可选择使用变压器。
　　各级之间的信号路径可以是单端或差分，具体选择取决于初始信号源。对于拥有单端输出的信号源，如需差分驱动信号，可使用“单端转差分级”来实现。
　　通常，采样数据系统可以分为主要的两大类。最简单的是为大家所熟悉的基带奈奎斯特，更确切的说是第一奈奎斯特(Nyquist)系统。另一种更为复杂，也就是所谓的带通、窄带子采样或中频(IF)采样。基带信号路径通常是直流耦合，而IF带通信号路径通常是交流耦合。
　　在考虑用一个放大器驱动高速ADC时，我们需要理解放大器所驱动负荷的大小。无缓冲ADC的内部前端通常包括一个由采样和保持信号控制的开关电容器输入网络。采样和保持信号将命令输入网络，进行采样或保持输入状态的转换，如图2所示。
　　这个输入网络为驱动器级带来了可变电容负荷，因为负荷在采样和保持之间重复过渡，从而造成ADC输入上的瞬态充电毛刺。如果驱动电阻过高，情况会更糟糕。如果驱动级是一个放大器，则必须在下一采样之前准备好并稳定下来。在现代流水线型ADC中，每个时钟周期上的输入都被采样，因此放大器输出会在大约半个时钟周期内稳定下来。对于100MHz时钟，半个时钟周期等于5ns。如果输入信号的信号源电阻过高，则无法与相对较低的ADC输入电阻适当匹配，将导致不精确和转换错误，这种匹配是放大器和通道滤波器块的关键功能。该放大器提供需要的输出驱动来为ADC采样保持网络充电，同时提供其他信号调节功能，如将输入信号电平切换至ADC输入范围和实现增益等。放大器和ADC之间的中间滤波器限制ADC信号的噪声带宽。没有中间滤波器，噪声带宽将等于放大器的全带宽。中间滤波器还将ADC输入的电容负荷隔离于放大器，以保持放大器的相位裕度和稳定性。另外，在切换采样电容时，该滤波器将对ADC输入上的任何瞬态充电毛刺进行滤波。
　　另一个影响采样系统信噪比(SNR)的关键因素是ADC时钟的时钟抖动。理论上，在300MHz获得12位SNR性能需要时钟路径(包括ADC)的总rms抖动低于105fs，用低抖动时钟驱动输入是很重要的。
　　
　　ADC可以是单端的，也可以是差分的。低速、低分辨率ADC上最常见的是单端输入，差分输入ADC搭载互补输入，不受注入的普通模式故障影响，如跟踪和保持切换过程中注入的噪声，因为这些故障在两种输入上都存在并且会被削减。类似的，任何偶阶失真，如输入电阻不匹配，所造成的二次谐波(HD2)也将被削减。
　　对于单端ADC，标准运算放大器可用作缓冲放大器，具体取决于性能要求。电压反馈(VFB)和电流反馈(CFB)运算放大器都可以考虑。特别是因为失真率低、驱动高并且能够在更高增益下实现高带宽等特点，电流反馈尤其适用。
　　如果要获得差分输入ADC的全部可用性能，则需要ADC的差分驱动，因此需要搭载差分输出的驱动器解决方案。图3展示了一个搭载差分输出和差分输入的一体化全差分放大器，可通过全差分输入源或未用放大器输入接地的单端源来驱动。直流和交流耦合运行均能实现，放大器增益通过四个外部电阻器设置，可根据图3中所列方程算出。
　　电阻器RF和RG应该是匹配较好、公差为0.1％的组件。在PC板布局上应该严格遵守对称性原�，以获得该电路的最优化输出平衡和CMRR。输出普通模式电平通过Vcm普通模式控制设置，不受输入普通模式影响。全差分放大器可以视为2个正向放大通道和1个反馈放大器的组合。该反馈放大器对2个正向通道的输出普通模式进行传感并将之伺服到Vcm引脚电平。Vcm反馈电路迫使两-个输出等同、反向，从而控制放大器输出平衡，即使在单端至差分放大器应用中一个输入通道获得驱动，另一个输入接地的情况下也不例外。
　　所需放大器增益带宽由所需处理频谱以及维持良好失真性能的增益要求所决定。重要的是针对正在转换的输入信号对放大器的转换率和大信号带宽进行检查，因为它们决定着实际可用通道带宽。在驱动全1-2Vpp最高速ADC时要求全范围带宽，而不是更吸引入的小信号带宽范围。
　　
　　假设所有其他直流和交流标准都能满足，那么噪声和失真将最终成为衡量给定ADC和放大器组合的两大主要标准。对于转换某一输入所要求的特定分辨率水平，这些标准决定着可用有效比特数(ENOB)。通过以下方程可计算ENOB。
　　ENOB=(SINAD-1.76)/6.02(2)
　　SINAD是信噪失真比，包括噪声和失真标准。对于放大器和ADC，失真和噪声标准是分别制定的。有必要研究放大器和ADC的组合本身对ADC数量的影响。驱动放大器生成的噪声和驱动ADC生成的噪声没有相互联系，为rms总和。为了避免放大器噪声降低ADC性能，目标频带上的放大器信噪失真比最好比ADC的低6dB。特定带宽中放大器的rms输出是将输入电压和电流噪声加上外部电阻器噪声再乘以放大器增益及带宽的平方根。考虑到对带宽的依赖性，重要的是对系统优化实现最低可接收带宽，以获得最高噪声性能。除非受到通道滤波器限制，整个放大器带宽涵盖的噪声及失真乘积都将被ADC采样并混叠至第一奈奎斯特基带。可选择通道滤波器来限制放大器噪声带宽并削弱任何失真乘积。根据采样信号频率、通 　　 道滤波器响应和ADC采样率，所有的放大器失真乘积将在ADC输出上出现，可能作为非滤波乘积或滤波后非基带乘积的削弱混叠。理想状况下，任何基带内放大器失真乘积应该较ADC的失真乘积低6dB。
　　ADC前的最后一级为噪声滤波器。对于直流耦合基带应用，最简单解决方案是无源一阶低通RC。对于这种简单-的一阶滤波器，可通过以下方程算出-3dB频
　　
　　0.1dB带宽是0.15F-3dB，而有效噪声带宽为1.57F-3dB。根据各种滤波器多项式可以设计更高阶的滤波器来满足具体的通带平稳度需求，如Butterworth、Bessel和Chebyshev等。这些多项式滤波器拥有更精确的滚降特性和更低的噪声带宽。相似的，对于欠采集应用，两极点一阶带通梯形滤波器是最简单的解决方案。如图4所示，LMH6552 1GHz全差分放大器通过60MHz一阶低通滤波器驱动双ADC 12DL080 12位80MS/sADC的一半。该一阶低通滤波器由两个串联125Ω输出电阻器和1个与ADC输入电容器并联的2.2pF输出电容器组成。
　　可以选择电阻器RF、RG、RM和RT，以实现理想增益，同时与信号源电阻RS匹配。与其他差分放大器不同的是，LMH6552基于一个电流反馈(CFB)架构，所产生的带宽相对稳定，因为增益是可变的。例如，2VPP输出大信号带宽为950MHz时，可实现1个单位的增益。要实现更高的增益，带宽只需小幅削减，如带宽为820MHz时实现增益G=2，740M H Z时实现增益G=4，590MHz下实现增益G=8。相比之下，在1～2GHz单位增益下，VFB器件只能实现其一半带宽。类似的，0.1dBSSBW是450MHz，是其他竞争性器件的两倍，且22mA的供电电流几乎只是任何竞争性器件的一半。采用VIPl0C互补双极工艺，LMH6552可在±5V电源上实现最佳性能，适于8～14位应用，具体使用情况取决于终端应用的速度、失真和噪声要求。声与输入电流噪声和反馈电阻RF强劲耦合，允许LMH6552运行时获得更高增益值，而不会导致显著的性能损失。这样的结果是，LMH6552增益值为9时，噪声系数为10。3dB。20MHz下二次和三次谐波失真(HD2/HD3)标准-分别为-92/-93dBc，等同于14位转换器失真水平。然而在100MHz时，二次和三次谐波失真均超过驱动高速8位转换器要求的-60dBc的谐波失真性能。
　　
　　图5展示了运用全新全差分LMH6515 DVGA驱动AD14155 ADC的IF采集数据应用。LMH6515提供-7～+24dB区间内的可编程增益，步阶为1dB，带宽450MHz，150MHz条件下的OIP3为40dBm，驱动200Ω负荷产生的噪声系数为8.7dB。ADC14155全功率带宽为1.1GHz，238MHz条件下的ENOB为11。这使得联用ADC14155和LMH6515可理想地应用于广泛的IF采集通信应用。