并行机中的Cache一致性技术研究_药品一致性评价目录

　　[摘 要]随着信息技术的发展,并行处理变得越来越普遍,本文在分析并行处理共享存储器特点的基础上,设计了一种树形COMA并行机结构,并对Cache一致性进行了研究。 　　[关键词]并行机Cache一致性
　　[中图分类号]T[文献标识码]A[文章编号]1007-9416(2010)03-0093-02
　　
　　[Abstract]This paper analyzes the basic characteristics of shared memory in the multi-processor multi-memory parallel machine System, designs a parallel computer architecture named tree-based COMA (Cache Only Memory Access)-type.
　　[Key words]Parallel Machine Cache Consistence
　　
　　1 研究背景
　　多处理器(P)多存储器(M)的系统中,多M共享,有三种方案,分别是UMA、NUMA和NORA。UMA并行机,存储器M和公共信息传输通道IN的结构与冯诺依曼体系结构基本一致,M采用统一地址编址。而P的个数由1个增加到多个。P通过竞争使用IN,并采用统一地址访问M。
　　软件设计上,UMA并行机软件与冯诺依曼结构也非常相似。 UMA并行机通过一定措施,使多个P模拟为一个性能强大的P,从而使得基于冯诺依曼系统开发的程序经过很少的改造,就可运行在UMA并行机上。但是,随着P和M数目的增多,处理器冲突频繁,IN争用问题严重,限制了UMA并行机规模。
　　在大规模并行机中,P与M结合方式需重新设计,出现了NUMA并行机系统结构,见图2。NUMA机中M仍然统一编址,但P是非均一性的。从访问速度上来看,P访问临近的M速度快;从访问冲突来看,P访问临近的M不会干涉其它访存操作。与UMA并行机相比,NUMA机中P对IN的访问频率降低,系统并行规模可大大提高。
　　按照高速缓存Cache、存储器M与信道IN结合方式不同,可将NUMA并行机分为CC-NUMA并行机和COMA并行机,本文将着重分析COMA并行机。
　　2 COMA并行机
　　COMA(Cache Only Memory Access)并行机是全高速缓存存储访问型并行机的简称。其特点是:
　　(1)各处理器节点中没有存储层次结构,全部高速缓存组成了全局地址空间。
　　(2)利用分布的高速缓存目录D进行远程高速缓存的访问。
　　(3)COMA中的高速缓存容量一般都大于二级高速缓存容量。
　　(4)使用COMA时,数据开始时可以任意分配,因为在运行时它最终会被迁移到要用到它们的地方。
　　3 基于4路树的COMA型并行机结构设计
　　3.1 4BASE COMA机的结构
　　本文设计了一种由16个节点组成的COMA并行机的系统结构,命名为4BASE COMA并行机结构。
　　系统由三部分组成,由底向上分别是处理器层(简称P层)、高速缓存层(简称C层)和目录表层(简称D层)。P层和C层之间通过专用通道连接,C层和D层、D层和D层之间通过通用公共信道连接。系统中,每一个最小的单元由4个节点组成,这样的拓扑结构可以方便的扩充为4n(n≥1)个节点的COMA机,适合分期投入的建设项目。其结构如图3所示。
　　3.2 目录D节点的编址
　　在上文建立的这种COMA并行机中,为了快速定位到每一个D,应对每层中的D采用两位二进制数进行编址,本文提出了一种快速寻址的目录节点编址规则。
　　本方案有两层D,从上到下分别命名为第1层和第2层。对第一层D,只有一项,故编号为0(0B00,括号中为二进制表示法);对第二层D,有4项,编号分别为0(0B00)、1(0B01)、2(0B10)、3(0B11)。
　　完整的目录地址为:D_第1层目录地址_第2层目录地址。
　　完整目录地址位数 = 目录层数 × 2
　　例如图3中第二层D2完整的地址为0010,记作D0010。
　　3.3 缓存C的编址
　　本规则中,拓扑结构的每一个小单位由四个节点组成,如图4所示。每个单元片模块中有4个处理器和缓存器。对每个C片内地址,从左到右分别记作C_0(C_00,括号表是二进制表示)、C_1(C_01)、C_2(C_10)和C_3(C_11)。完整缓存器地址为:C_目录地址_C片内地址。例如图3中,C9的地址为C001001。
　　3.4 处理器P的编址
　　与缓冲区编制相仿,处理器P9完整的地址为P001001。按照以上规则,4BASE COMA机中,D、C、P都被统一编址了。
　　3.5 4BASE COMA并行机程序运行特点
　　一方面,对某P来说,各C地位是不均一的。另一方面,计算机中进程运行过程中程序具有集中性现象,包括代码集中性和数据集中性现象。
　　运行一段时间后,Pi所需要的代码和数据基本上都能在Ci中找到,从而减少访问公共信道IN的频率,提高了系统整体运行的效率。COMA机正是充分利用了程序集中性现象,来提高机器运行性能的。
　　4 Cache一致性研究
　　在本文的并行机方案中,当以下两个条件同时具备时,Cache发生不一致现象:
　　(1)系统至少2个Cache中存在了同一个页面拷贝。将这两个Cache记作Ci和Cj。
　　(2)某时刻,Pi或者Pj上发生了在对应缓存Ci或Cj上的写操作或者数据替换操作。
　　5 结语
　　本文通过对传统的COMA并行机特点的分析,提出了一种由16个节点组成的COMA并行机的系统结构―4BASE COMA并行机系统结构,并对Cache一致性进行了研究, 制订了Cache一致性的算法。
　　
　　[参考文献]
　　[1] E. Hagersten,“DDM―A Cache-Only Memory Architecture”, Computer, Sept.1992.
　　[2] 汇 Fredrik Dahlgren“Cache-Only Memory Architectures”, Research Feature, June 1999.
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文