[处理核未来像逻辑门一样平常]逻辑门

　　摘要：多核的新架构一网状架构可使核数增加时，性能呈线性增长，是多核领域提高芯片整体性能的一种有效方法。本文介绍了Tilera公司的Tile 64及发展思路。 　　关键词：多核；网状；总线；64核
　　
　　当前，提高芯片处理能力通常采用两种方法：一种是把每个核的性能提高；另一种是在一个芯片里大力增加核的数量。Intel主要通过提高单核的性能，因此主频做得很高，但功耗牺牲也较大。Tilera的技术路线是通过在一个芯片中设置多个核来实现，同时把每个核做得很有效。
　　新兴的多核处理器供应商美国Tilera公司看好多核架构的发展前景，声称未来处理器核就像逻辑门一样成为基本的常用单位。根据摩尔定律进行延伸推论(表1)：2014年将出现1000核的处理器。
　　多核架构首先应用干高端计算市场，例如网络、数字多媒体和无线网等方面，例如网络速度正在从1Gbps向10Gbps发展，多媒体领域的高清H.264编码、VoD、视频会议等需要高性能和多种服务。
　　但是多核也有其发展瓶颈：当核数增加时，性能往往不能相应增加。这阻碍了芯片中核数的增长。Tilera公司摒弃了以前的总线架构，而开拓性地采用了网状(mesh)架构。
　　
　　“Tilera的Tile64的功耗只有Xeon的1/30。”Tilera公司CTO(首席执行官)AnantAgarwal一语惊人，他解释说，因为固有的多核架构存在一些发展瓶颈，例如性能难以扩展，功耗也较高，编程复杂，因此随着处理器核数的增高，处理器的总体性能会打折扣(图1)。而Tilera的多核方案填补了核数与性能之间的鸿沟，其架构是核呈网状网络连接，而非传统的总线型。网状的特点是每个核上都有一个开关(switch)，因此可扩展，从而大大提高了核间互联效率，降低了功耗，节省了散热成本，而且模块易于布局和验证(图2)。
　　Tile64处理器采用90nm的制程工艺，具有64核，片上分布cache有5MB，片上互联带宽达到32 Tbps功耗方面，在进行H.264编码时，功耗只有8W左右；I/O带宽达40Gbps；Tile64还容易软件编程，采用通常的编程语言即可，例如ANSI标准的C/C++，SMP Linux语言等，并解决了多核任务分配的难题。2008年9月底，该公司又推出了增强版Tile Pro 64和32核产品，性能比原产品增强2.5倍。
　　“根据我们的性能比较，Tile64相当于10个双核Xeon处理器，或者20个DM648DSP。”Tilera亚太区董事总经理吴晓东说：“Tilera的产品集通用处理、信号处理和FPGA的性能于一身，比传统方案大大提高了集成度。例如在网络和视频应用上，相比DSP方案，由于节省了多个DSP芯片的占位面积，因此板卡较小。而FPGA的应用瓶颈是不能用通用编程语言，需要专门学习编程方法，如要学习VHDL和Verilog语言。”
　　
　　当核数较少时通常采用总线结构，核多时网状架构具有优势。Tilera公司可谓网状架构的先锋。2004年10月公司成立，2007年8月推出第一款芯片。虽然成立只有4年时间，但是Tilera的CTOAnantAgarwal同时也在MIT(麻省理工学院)cSAIL(计算机科学人工智能实验室)工作，他所在的实验室1994年就开始了多核研究，Tile系列多核技术是在美国国防和国家科学委员会倡导下研发的，并全权授权给Tilera公司进行商业推广。Tile64是基于第二代的Tile技术，并且已经实现了量产。
　　
　　Intel为嵌入式应用提供更多选择
　　
　　2008年9月底，Intel宣布为共面向嵌入式客户的凌动处理器N270和移动式Intel945GSE高速芯片组提供长达7年的生命周期支持。该处理器与芯片组构成新型凌动平台，可为嵌入式应用提供低功耗和良好能效。这是Intel继2008年4月份宣布为面向嵌入式客户的凌动Z5xx系列处理器提供至少7年的生命周期支持后，所做出的又一项支持承诺。
　　N270和945GSE高速芯片组经过优化，专门用于数字标牌、交互式客户终端、瘦客户机、数字安全、住宅门禁系统、打印成像与工业控制等嵌入式市场的低功耗领域。
　　现在，嵌入式开发商可以选择采用两种不同的Intel凌动处理器进行设计：
　　N270搭配945GSE芯片组构成的平台：客户可以通过这套平台设计需要灵活I/O功能与复杂图形能力(用于大屏幕显示)的入门级应用。
　　Z5xx系列处理器搭配US15W芯片组构成的平台：可满足开发商对小型设备中低功耗LA处理器与图形能力的需求，适用于小封装应用中常见的小屏幕显示。