plc输入器件提供信号【图形测试:,多工位模拟和混合信号器件并行测试效率的关键】

　　1介绍 　　 　　多工位测试是大多数模拟和混合信号器件生产厂家大批量测试的基石. 随着并行测试工位数的提高, 模拟和混合信号器件测试系统的设计人员需要不断的努力克服以前的架构的不足，架构的缺点会导致并行测试效率（PTE: Parallel Test Efficiency） 的降低。这篇文章将介绍pattern-based（图形）测试，并用一个简单真实的测试应用来展示用SmartPin?�的技术来实现多工位pattern-based并行测试的能力和效率。
　　
　　2Pattern-Based测试
　　
　　高效多工位测试最重要的方面是没有软件介入而完全由硬件来完成测试激励和测量的能力。一种方法是采用AWG（任意波形发生器）和Digitizer（数字化仪）并通过主时钟控制系统同步来实现。这种架构可以使所有工位的测试资源同时工作进而实现并行测试。
　　模拟测试结果的运算是很复杂的；因此效率高的测试系统必须具有灵活的应用广泛的数学函数处理测试数据的能力。在多工位测试中，高水平的测试效率是通过在每个测量源上嵌入处理器来进行本地并行运算获得的。
　　图1描述了pattern-based多工位测试方案的一般结构框图，每一工位有一套独立的资源，如V/I，AWGs，digitizers和digital pin（数字管脚）电路。这些资源通过共同的主时钟系统同步，使得每一工位可并行执行测试流程中相同的测试项，并且支持数字图形中的条件跳转，每工位独立。
　　回顾一些模拟源的基本设计会有更多了解。图2表示SmartPin?� pattern-based可编程电压/电流源（V/I）的功能结构框图。该图中，V/I源是一个四象限源，能在很多个电压和电流量程内加两种极性的电压和/或电流，这扩大了V/I源的灵活性和测试覆盖范围。
　　真正的pattern-based测试要求没有软件介入，测试电压/电流的量程和模式可以on-the-fly动态实时切换。使用基于AWG的方法，可以把一组变动的施加值存入测试源AWG的内存中。编写任意组合的波形，如一系列静态值，斜波，正弦波或其他复杂的波形，都是很简单的；由于AWG patterns都是在时钟控制下运行, 同样的波形就可以并行加到每一个测试工位。
　　另外一个提高测试效率的关键是能在图形中控制测量采样的开和关。在图形测量中，我们的源上有2个数字化仪，一个用来采集电压波形，一个用来采集电流波行。这样有助于测试工程师了解当前源的所有状态。单独的测试项目可能不需要两种波形，但对一组测试项目来说，电压和电流可能都要求测，这时两种波形就是必需的了。
　　图2说明了在没有软件介入的情况下如何改变量程。在这个例子中，同一个任意波形发生器（AWG）的内存中，存储了要施加的波形数据，用来控制这个V/I源的电压/电流模式还有其他硬件设定。这个SmartPin?� 的专利架构，作为V/I源的使用，已被证实可以提高pattern-based测试效率。它创新使用图形来控制测试源的施加模式（电压/电流），电流量程，ADC采样，ADC测量增益设定，ADC滤波器设定。硬件激励控制使V/I源可以调整其设定和测量条件从而完成在一个连续测试图形中的多个测试项目的测试。
　　
　　3测试结果评定
　　
　　当一个特定的Pattern-based测试运行完成时，测试源上的DSP（数字信号处理器）可以用来并行地计算每个工位的每个子测试项目结果。然后这些测试结果被硬件收集用于界限检查和数据记录。这些需要软件介入，但是非常高效地提供了一个宽范围的编程灵活性，同时保持了高效率和极好的易用性。
　　
　　4软件支持
　　
　　Pattern-based测试在编程上与传统“设置-等待-测量”代码相比有点复杂。为此，专门的软件工具使编程尽可能的简单是很重要的。对于波形发生器，整合了量程和模式切换的编辑工具是必不可少的。显示工具需要表示模拟和数字驱动以及捕获的波形之间的关系，允许测试工程师来查看每个测量区域的稳定性能。
　　图3 举例说明了简化Pattern-based程序生成的软件工具。这个例子中，一个任意波形发生器（AWG）编辑器工具被用来产生一个LDO（低压差稳压器）V（in）引脚上的一系列测试条件。任意波形发生器被定制化来支持每类信号源的硬件特性，如量程切换，采样选通，及驱动模式切换。测试序列（Sequence）被看作是激励波形分解到多个不同的区域。每个区域可以支持直流电平、斜坡、正弦波形，和/或者用户提供的任意波形。这个测试序列例举量程切换和选通测量采样。在该例子中，电源以10mA量程开始，变到100mA量程，然后以1A量程完成Pattern。那些选通的采样区域用红色显示。示波器插图显示了出现在器件引脚上的实际信号。
　　用户的测试程序可以自动地存储AWG编辑器产生的波形数据。每个Pattern（数据图形）有一个用户定义的名称，用于调入和选择。独立的Pattern可以在整个测试程序重复使用和组合产生合成的混合信号测试序列，以图4为例。
　　一个完整的混合信号测试包含供给所有数字和模拟引脚的波形数据。混合波形查看器是一个操作起来更象多通道示波器的显示工具。该工具显示在适当时间背景下的设置和测量数据。这种工具使用户很容易地观察编程错误，并用来优化器件的稳定问题。该工具可以记住每个Pattern-based测试的设置条件，优化复用。混合信号查看器的附加性能还包括保存绘图到文件的能力，打印绘图到屏幕和存档绘图以便进一步参考比较，你可以方便地比较当前的波形相对原来的波形的性能。
　　
　　5测试应用的例子
　　
　　这个例子是用泰瑞达的ETS-364测试机来测试LDO（低压差稳压器），见图5，进而说明多工位pattern-based测试的能力。这个LDO的器件有4个管脚，Vin（输入脚），Vout（输出脚），Enable（始能脚）和Gnd（接地脚）。Enable脚是一个类似数字的输入端，它可以控制器件进入待命状态来节约电源损耗。在有电池相关的应用电路中，稳压器器件有这个性能是很常见的。
　　在这个测试电路中，SPU-100（B）接到Vin脚，提供电源电压，并且可以在各种条件下测试Iin电流。SPU-100（A）跨接在输入和输出之间，用来给Vout提供一个浮动的负载。用这样的接法， SPU-100（B）可以直接测试到Iin bias（输入偏置电流），而Iout（负载电流）是完全由SPU-100（A）来提供的。如果没有浮动的电压/电流源，要测输入偏置电流会很复杂，会需要更多的电压/电流源，这样会影响整个测试的费用。SPU-100（C）用来控制Enable脚的电压，并且可以测试漏电电流，阈值电压和开/关时间。QMS（4通道测量源）是用来测量Vout脚电压的，它可以提供高精度电压测试，电压波形的采集和硬件DSP的运算。
　　这个例子测试了如下参数（按照测试顺序排列），除了器件厂商的规范中要测的各个参数外，还包含了continuity（夹具接触测试）。
　　
　　6LDO 参数测试流程表
　　
　　1.电路连接，Continuity夹具接触测试和电源上电（Vin=3V；SHDN=0V）
　　2.Pattern-based 测试（在同一个图形中实现）
　　 ◆ I（in） Standby -待命状态输入电流
　　◆ Enable Turn-on threshold-始能端开启阈值电压
　　◆ I（q） Gnd Current （no load）- 对地偏置电流（输出没有负载时）
　　◆ I（in） Enable -始能端电流
　　◆ Enable Turn-off Threshold -始能端关断阈值电压
　　◆ Enable Hysteresis -始能端迟滞电压
　　◆ Enable Delay -始能端延时时间
　　◆ Line Regulation -输入变化时输出变化
　　◇ V（out） @ V（in） = 2.5V
　　◇ V（out） @ V（in） = 6.5V
　　◆ Load Regulation -负载变化时输出变化
　　◇ V（out） @ 100uA Load
　　◇ V（out） @ 120mA Load
　　◇ V（out） @ 150mA Load
　　◇ V（out） @ 160mA Load
　　◆ I（q） Gnd Current （150mA load）-对地偏置电流（输出150mA负载）
　　◆ Dropout @ 1mA-压差测试（输出1mA负载）
　　◆ Dropout @ 50mA �压差测试（输出50mA负载）
　　◆ Dropout @ 150mA �压差测试（输出150mA负载）
　　◆ I（sc） Short Circuit Current � 短路电流
　　3.关电源，断开电路
　　我们的测试程序基本上都包含直接对源进行编程和图形的运行。通常我们在pattern-based的测试项目的前和后都用命令直接把源和测试器件连接或者断开。Continuity测试通常在pattern-based测试项目前面，因为在标准的测试流程中我们通常需要设置程序为“失效就停止”，Continuity失效了，后面的pattern-based项目就不需要测试了。如果continuity 通过了，我们把LDO上电（Vin=3V），并让器件工作在待命状态（Venable=0V），这也是我们pattern-based测试的初始条件。我们的pattern-based测试包含18个独立的测试项目，我们用一个pattern在20mS里就运行完了（见下图形1）。在图形1中包含5个管脚的波形:Vin驱动，Iout驱动，Venable驱动，Vout测量和MCLK0（连接这些源的时钟）。为了使图形清楚，所以没有把Iin测量和Ienable测量的波形显示在这个图中。我们用红色的线来标明我们需要测量的部分。
　　第一个图形测试的参数是Iin Standby，LDO在静态模式下的Iin电流，为了达到足够的测量精度来测量uA级的电流，我们需要用SPU-B的2mA的量程测量。在整个图形过程中，器件从一个工作模式进入另一个模式时，根据测试的精度要求，量程在不断的变化。
　　控制LDO的Enable引脚是成功应用pattern-based测试的关键。接下来的六项测试中的五项都用于对Enable脚的操作：Enable Turn-on Threshold, Iin Enable, Enable Turn-off Threshold, 和Enable Hysteresis。芯片开启后，Iin Quiescent和Iin Enable是同时被测量的，然后Venable被逐渐降低从而将LDO又一次变为待命状态。注意，阈值搜索测试都是直接实现的，不是在测试电路上额外增加硬件或在程序中增加基于SAR的编程。
　　鉴于器件的Enable的时间参数响应较慢（大约150uS），可以使用V/I源的digitizer（数字化仪）直接对Enable的turn-on延时（Enable延时）进行测量。通常，这种类型的测量需要使用数字时间测量单元（TMU）。但是因为Enable Delay的典型的延时值在大约150uS范围内，使用digitizer的方式是可以得到可重复的结果的。Line Regulation测试的条件是：Vin电压被设置为2.5V和6.5V，输出负载为1mA。在这里使用斜坡是为了平滑驱动的电压，从而减小输入电压过冲。如果需要真的零过冲，可以在电压跳变点之间使用指数函数进行波形设置。
　　在Load Regulation和I（in） Full Load测试时，我们把负载电流以斜坡方式进行变化。Vout的测量则是在负载电流波形稳定的时间内进行的。Iq Gnd Current测试是在V（out） @ 150mA Load测量时同时进行的。
　　 注意：因为本应用中V/I源的浮动特性，Iq Gnd Current可以直接用SPU-B进行测试。这个测试通常很难测试，因为Iin包含了Iq电流和Iout电流。如果用基于Ground的V/I源来测试，就需要特别的基于DIB（被测器件电路板）的电路来通过Gnd引脚测量Iq。
　　在三个dropout测试中，Vin在不同的负载电流条件下重复以斜坡方式下降，同时连续地测量Vout的电压波形。Dropout电压就是当LDO的Vout下降到它的标称调节电压以下100mV时所对应的Vin的电压。这需要Vin的驱动和Vout的测量都具有很高的精度。
　　Pattern中的最后一项测试是I（sc）Short Circuit Current 测试。这是个相对简单的测试，但是需要将V/I（SPU-A）在跨接模式下从驱动电流模式改到驱动电压模式。对这个芯片来说，测量电流通常会超过300mA.在Pattern完成时，在最后的所有的源断开连接前，V/I源需要设成驱动无负载的条件。
　　
　　7测试时间评述
　　
　　对整个测试列表来说，单个测试工位的总测试时间是44mS，其中包括了continuity测试和其他的程序操作。对这种复杂度的芯片来说，每多加一个测试工位，我们的测试时间通常会增加3%，表1显示了大约97%的并行测试效率。
　　
　　8结论
　　
　　这篇文章用一个实例来展示了使用SmartPin资源和pattern-based的方法来进行测试的极大优势。我们展望未来，随着测试系统设计的不断进步，工业化生产将期望更高水平的并行测试效率和测试成本的进一步节约。
　　
　　作者简介
　　Jack Weimer是泰瑞达的Eagle Test事业部的工厂应用经理和首席技术专家，已经随Eagle产品线工作了30年，他专门研究测试系统架构和模拟设计，持有3个ATE（自动测试系统）的相关专利。