【低电压高增益带宽ＣＭＯＳ折叠式共源共栅运算放大器设计】 折叠式共源共栅高增益运算放大器

　　摘要：本文基于SIMC 0.18μm CMOS工艺模型参数，设计了一种低电压高单位增益带宽CMOS折叠式共源共栅运算放大器。该电路具有相对高的单位增益带宽，并具有开关电容共模反馈电路（CMFB）稳定性好、对运放频率特性影响小的优点，Hspice仿真结果表明，在1.8V电压下，运算放大器的直流开环增益为62.1dB，单位增益带宽达到920 MHz。
　　关键词：折叠共源共栅；运算放大器；开关电容共模反馈；CMOS工艺
　　中图分类号：TN432
　　
　　Design of Low-Voltage and High Unity-Gain Bandwidth CMOS Folded Cascode Operational Amplifier
　　
　　ZHANG Lei， WANG Zhi-gong， MENG Qiao
　　（Institute of RF- & OE-ICs and RF IC&System Researching Center of the MOE;
　　Southeast University; Nanjing China; 210096）
　　
　　Abstract：A low-voltage and a high unity-gain bandwidth CMOS folded-cascode operational amplifier is designed．It is designed in SIMC 0.18μm CMOS process with 1.8 V power supply and uses switched-capacitor CMFB circuits to obtain the high unity-gain bandwidth．The frequency response shows that the DC open-loop gain is 62.1dB and the unity-gain bandwidth is 919 MHz.
　　Key words： operational amplifier；switched-capacitor CMFB；CMOS process
　　
　　1运放结构分析和选择
　　
　　目前常见的几种放大器结构包括两级运算放大器、套筒式共源共栅放大器以及折叠共源共栅运放等。两级运放的输出摆幅在各种放大器结构中是最大的，然而其主要缺点是频率特性差。在电路偏置给定的情况下，它的次主极点完全由负载电容决定，这使得其带宽变小，速度受到限制。
　　套筒式运放的优点是，在各种放大器结构中功耗最低、频率特性好、速度高和带宽大。由于它的次主极点是由M3和M4的跨导gm3决定的，值约为gm3 /CL1，其中CL1是M3或M4源极节点的寄生电容，其值较小，所以这种结构的带宽更大、速度更高。此外由于这种结构只有两条电流支路，因此在所有结构中功耗最低。该电路的缺点是信号的共模输入范围和输出摆幅太小。为了保证电路正常工作，所有管子都必须工作在饱和区。在这种情况下，它的输出摆幅为2VDD -10Vds,sat-6Vmargin，其中Vmargin是为防止工艺偏差造成管子进入线性区而设定的电压安全裕度。该结构的共模输入范围是VT +Vds,sat 本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文 　　
　　 2.4 共模反馈电路结构
　　全差分运算放大器的输出端共模电平若不能确定，会随输出信号的改变而变化，会使得晶体管M7、M8，M5和M6工作进入线形区，使电路无法正常工作。因此全差分运算放大器必须使用共模反馈电路，通过检测输出信号的共模电平，反馈到共源共栅回路以稳定输出信号的共模电压。共模反馈一般有电阻网络反馈和电容网络反馈两种。电阻网络反馈方式结构相对简单，但会影响整个运放的增益和带宽。图5所示的开关电容反馈电路具有不影响运放增益和带宽的优点，并不消耗功耗。
　　 Vcmfb控制折叠处的电流源，Vb0是来自偏置电路的电流源控制电平，Vcom是我们希望运放的输出共模电平，设Voc为实际运放输出共模电平。Φ1关闭时，C1、C4连接到和并充电至（Vcom-Vb0）；Φ2关闭时，C1、C4连接到Voc（即运放输出端）和Vcmfb。如果Vcom-Vb0≠Voc-Vcmfb，则C1、C4与C2、C3互相充放电。在经过两相时钟多次搬迁后，最终使Vcom-Vb0=Voc-Vcmfb，C1、C4与C2、C3上的电荷不再充放电，C2、C3将Voc的变化反映到Vcmfb，并通过Vcmfb控制稳定Voc的大小，达到输出共模电平稳定的作用。
　　由于受MOS开关电荷注入的影响[4]，Vcmfb在时钟信号跳变时有微小的毛刺，使得运放输出共模电压也随之小幅摆动。这可以通过削减Vcmfb控制的电流来减小共模电压的波动，使Vcmfb控制折叠处一部分的电流（譬如1/10电流），由此共模反馈电路的直流增益和主极点也降为原来的1/10，这样稳定性更好，余下的增益和带宽仍是足够的。
　　电容C2、C3一般要比电容Cgs11+Cgs12大，一般取两倍以上即可。如果C2、C3取的太小，共模反馈电路将难以发挥作用。另外C1、C4一般取电容C2、C3的三分之一到十分之一。实际电路中C1、C4取0.1pF。
　　
　　3电路仿真结果
　　
　　采用SIMC 0.18μm CMOS工艺，设计了上述电路及其偏置电路。采用HSpice软件模拟，运算放大器开环频率响应特性如图6所示。运算放大器开环直流增益62.1dB，单位增益带宽919MHz，相位裕度54.5。
　　 图7所示为运算放大器的瞬态响应曲线，由此可以得到运算放大器的正摆率为+SR=256V/μs，负摆率为-SR=253V/μs，建立时间小于6ns，小于64MHz采样时钟周期的一半T/2=7.8125ns。
　　 总结运算放大器的仿真性能指标如表1。
　　
　　4结束语
　　
　　本文采用折叠共源共栅技术以及开关式电容共模反馈结构设计了一种低电压高单位增益带宽的全差分CMOS运算放大器。仿真结果显示，在1.8 V的单电源电压下可以得到62.1dB的直流开环增益和919 MHz的单位增益带宽，实现了运放的高单位增益带宽，该运放可以应用于高速A／D转换器等领域。
　　
　　参考文献
　　[1]Gulati K, Lee H S. “A high-swing CMOS telescopic operational amplifier[J].” IEEE JSSC,1998,33（12）: 2010-2019.
　　[2]Philip E. Allen, “CMOS Analog Circuit Design, Second Edition”, 电子工业出版社，2003年1月
　　[3]David John, Ken Martin, “Analog Integrated Circuit Design” ,John Wiley&Sons,Inc,1997
　　[4]Philip E. Allen, “CMOS Analog Circuit Design, Second Edition”, 电子工业出版社，2003年1月
　　[5]李建中，汤小虎，魏同立，“一种低电压CMOS折叠一共源共栅跨导运算放大器的设计”微电子学，2005年8月
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文